title: RISC-V

text: El desarrollo de una CPU requiere experiencia en diseño en varias especialidades: lógica digital electrónica, compiladores y sistemas operativos. Es raro encontrar esto fuera de un equipo de ingeniería profesional. El resultado es que los conjuntos modernos de instrucción en computadora de alta calidad para fines generales no han estado ampliamente disponibles en ningún lugar, ni siquiera explicados, excepto en entornos académicos. Debido a esto, muchos colaboradores de RISC-V lo ven como un esfuerzo comunitario unificado. Esta necesidad de una gran base de contribuyentes es parte de la razón por la cual RISC-V se diseñó para adaptarse a tantos usos.


title: RISC-V

text: Los autores de RISC-V también tienen una importante investigación y experiencia de usuario que validan sus diseños en silicio y simulación. El RISC-V ISA es un desarrollo directo de una serie de proyectos académicos de diseño de computadoras. Se originó en parte para ayudar a tales proyectos.


title: RISC-V

text: El término RISC data de alrededor de 1980. Antes de esto, existía cierto conocimiento de que las computadoras más simples podrían ser efectivas, pero los principios de diseño no estaban ampliamente descritos. Las computadoras simples y efectivas siempre han sido de interés académico.


title: RISC-V

text: Los académicos crearon el conjunto de instrucciones RISC DLX para la primera edición de Arquitectura de Computadora: Un Enfoque Cuantitativo en 1990. David Patterson fue un autor, y luego asistió a RISC-V. DLX era para uso educativo. Académicos y aficionados lo implementaron utilizando arreglos de puertas programables en campo. No fue un éxito comercial.


title: RISC-V

text: Las CPU ARM, versiones 2 y anteriores, tenían un conjunto de instrucciones de dominio público, y aún es compatible con la Colección de compiladores GNU (GCC), un popular compilador de software libre. Existen tres núcleos de código abierto para esta ISA, pero no se han fabricado.


title: RISC-V

text: OpenRISC es una ISA de código abierto basada en DLX, con diseños RISC asociados. Es totalmente compatible con implementaciones GCC y Linux. Sin embargo, tiene pocas implementaciones comerciales.


title: RISC-V

text: Krste Asanović en la Universidad de California, Berkeley, encontró muchos usos para un sistema informático de código abierto. En 2010, decidió desarrollar y publicar uno en un "proyecto corto de tres meses durante el verano". El plan era ayudar tanto a los usuarios académicos como a los industriales. [10] David Patterson en Berkeley también ayudó en el esfuerzo. Originalmente identificó las propiedades de Berkeley RISC , [11] y RISC-V es una de sus largas series de proyectos de investigación cooperativa RISC. Los primeros fondos fueron de DARPA .


title: RISC-V

text: Una lista parcial de organizaciones que apoyan la Fundación RISC-V incluye: AMD, [14] Andes Technology, [15] BAE Systems , Berkeley Architecture Research, Bluespec, Inc. , Cortus , Google , GreenWaves Technologies, Hewlett Packard Enterprise, Huawei, IBM, Imperas Software, Instituto de Tecnología de Computación (ICT) Academia China de Ciencias, IIT Madras, Lattice Semiconductor, Mellanox Technologies, Microsemi, Micron Technologies, Nvidia, NXP, Oracle, Qualcomm, Rambus Cryptography Research, Western Digital, SiFive y Raspberry Pi Foundation.


title: RISC-V

text: Los diseñadores dicen que el conjunto de instrucciones es la interfaz principal en una computadora, porque se encuentra entre el hardware y el software. Si un buen conjunto de instrucciones está abierto, disponible para que todos lo usen, debería reducir drásticamente el costo del software al permitir que se reutilice mucho más. También debería aumentar la competencia entre los proveedores de hardware, que pueden usar más recursos para el diseño y menos para el soporte de software.


title: RISC-V

text: Los diseñadores afirman que los nuevos principios son cada vez más raros en el diseño de conjuntos de instrucciones, ya que los diseños más exitosos de los últimos cuarenta años se han vuelto cada vez más similares. De los que fallaron, la mayoría lo hizo porque sus compañías patrocinadoras fallaron comercialmente, no porque los conjuntos de instrucciones fueran técnicamente deficientes. Por lo tanto, un conjunto de instrucciones abiertas bien diseñado y diseñado con principios bien establecidos debería atraer el apoyo a largo plazo de muchos proveedores.


title: RISC-V

text: La mayoría de los ISA abiertos utilizaban la Licencia Pública General de GNU (GPL), alentando a los usuarios a abrir sus implementaciones para que otros los copien y los usen.


title: RISC-V

text: A diferencia de otros diseños académicos que están optimizados solo para la simplicidad de la exposición, los diseñadores afirman que el conjunto de instrucciones RISC-V es para computadoras prácticas. Se dice que tiene características para aumentar la velocidad de la computadora, y aun así reducir el costo y el uso de energía. Estos incluyen una arquitectura de carga y almacenamiento, patrones de bits para simplificar los multiplexores en una CPU, punto flotante basado en estándares simplificados, un diseño que es arquitectónicamente neutral y que coloca los bits más significativos en una ubicación fija para acelerar la extensión de signo. Se dice que la extensión de la señal a menudo se encuentra en la ruta de sincronización crítica.


title: RISC-V

text: El conjunto de instrucciones está diseñado para una amplia gama de usos. Admite tres anchos de palabra, 32, 64 y 128 bits, y una variedad de subconjuntos. Las definiciones de cada subconjunto varían ligeramente para los tres anchos de palabra. Los subconjuntos son compatibles con sistemas integrados pequeños, computadoras personales, supercomputadoras con procesadores vectoriales y computadoras paralelas montadas en bastidores a escala de almacén.


title: RISC-V

text: El conjunto de instrucciones es de ancho variable y extensible, de modo que siempre se pueden agregar más bits de codificación. Se reservó el espacio para la versión extendida de ISA de 128 bits, ya que 60 años de experiencia en la industria han demostrado que el error más irrecuperable en el diseño del conjunto de instrucciones es la falta de espacio de direcciones de memoria. A partir de 2016, la ISA de 128 bits permanece indefinida intencionalmente, porque aún hay muy poca experiencia práctica con sistemas de memoria tan grandes.


title: RISC-V

text: Sin embargo, RISC-V también apoya los usos académicos de los diseñadores. La simplicidad del subconjunto de enteros permite los ejercicios básicos de los estudiantes. El subconjunto de enteros es un simple software de ISA que permite controlar máquinas de investigación. La ISA de longitud variable permite extensiones tanto para los ejercicios de los estudiantes como para la investigación. El conjunto de instrucciones privilegiadas separadas permite la investigación en el soporte del sistema operativo, sin rediseñar los compiladores. La propiedad intelectual abierta de RISC-V permite que sus diseños se publiquen, reutilicen y modifiquen.


title: RISC-V

text: El sitio web de RISC-V tiene una especificación para las instrucciones en modo usuario y una especificación preliminar para un conjunto de instrucciones privilegiadas de propósito general, para soportar sistemas operativos.


title: RISC-V

text: Hay varios diseños de CPU de fuente abierta, incluyendo la Máquina de Berkeley fuera de servicio (BOOM) de 64 bits, [21] Cohete de 64 bits, [22] cinco diseños de CPU Sodor de 32 bits de Berkeley, [23] picorv32 por Clifford Wolf, scr1 de Syntacore, PULPino (Riscy and Zero-Riscy) de ETH Zürich / Universidad de Bolonia. y otros. La CPU Sodor de tres etapas parece ser adecuada para una pequeña CPU integrada. Rocket puede adaptarse a computadoras intermedias compactas y de bajo consumo, como dispositivos personales. BOOM usa gran parte de la infraestructura creada para Rocket, y puede usarse para computadoras personales, de supercomputadoras y de almacén. Tanto picorv como scr1 son implementaciones RV32IMC de clase de microcontrolador (MCU) de 32 bits en Verilog. Los núcleos en PULPino implementan una ISA RV32IMC simple para microcontroladores (Zero-Riscy) o una ISA RV32IMFC más potente con extensiones DSP personalizadas para el procesamiento de señales incrustadas.


title: RISC-V

text: El software de diseño incluye un compilador de diseño, Chisel, que puede reducir los diseños a Verilog para su uso en dispositivos. El sitio web incluye datos de verificación para probar implementaciones principales.


title: RISC-V

text: Las herramientas de software RISC-V disponibles incluyen una cadena de herramientas de la colección de compiladores GNU (GCC) (con GDB, el depurador), una cadena de herramientas LLVM , el simulador OVPsim (y la biblioteca de modelos de procesadores rápidos RISC-V), el simulador Spike y un simulador en QEMU .


title: RISC-V

text: Existe compatibilidad con el sistema operativo para el núcleo Linux, FreeBSD y NetBSD, pero las instrucciones en modo supervisor no están estandarizadas a partir del 10 de noviembre de 2016, por lo que este soporte es provisional. El puerto preliminar de FreeBSD para la arquitectura RISC-V se actualizó en febrero de 2016 y se envió en FreeBSD 11.0. Ports de Debian y Fedora están estabilizando. Existe un port de Das U-Boot . UEFI Spec v2.7 ha definido el enlace RISC-V y un puerto de tianocore ha sido realizado por ingenieros de HPE y se espera que esté actualizado. Hay un puerto preliminar del microkernel seL4 . Un simulador existe para correr un RISC-V sistema de Linux en un navegador de web que utiliza Javascript.


title: RISC-V

text: El simulador CREATOR es portable y permite aprender diversos lenguajes ensamblador de diferentes procesadores (CREATOR dispone de ejemplos con una implementación de las instrucciones RISC-V y MIPS32).


title: RISC-V

text: implementa un subconjunto de instrucciones RISC-V de forma microprogramada (RV32I + M) y permite ejecutar ejemplos de subrutinas en ensamblador.


title: RISC-V

text: El simulador WepSIM puede usarse desde un navegador Web, y facilita aprender diversos aspectos de cómo una CPU funciona (


title: RISC-V

text: RISC-V tiene un diseño modular, que consiste en partes de base alternativas, con extensiones opcionales agregadas. La base ISA y sus extensiones se desarrollan en un esfuerzo colectivo entre la industria, la comunidad de investigación y las instituciones educativas. La base especifica las instrucciones (y su codificación), el flujo de control, los registros (y sus tamaños), la memoria y el direccionamiento, la manipulación lógica (es decir, el número entero) y los elementos auxiliares. Solo la base puede implementar una computadora de propósito general simplificada, con soporte completo de software, incluido un compilador de propósito general.


title: RISC-V

text: Las extensiones estándar están especificadas para funcionar con todas las bases estándar y entre sí sin conflicto.


title: RISC-V

text: Muchas computadoras RISC-V pueden implementar la extensión compacta para reducir el consumo de energía, el tamaño del código y el uso de la memoria. También hay planes futuros para admitir hipervisores y virtualización. [19] Junto con una extensión de conjunto de instrucciones de supervisor, S, un RVGC define todas las instrucciones necesarias para admitir de manera conveniente un sistema operativo de estilo Unix, interfaz de sistema operativo portátil ( POSIX ).


title: RISC-V

text: Para dominar las combinaciones de funcionalidad que pueden implementarse, se define una nomenclatura para especificarlas. [4] La base del conjunto de instrucciones se especifica primero, la codificación para RISC-V, el ancho de bit de registro y la variante; por ejemplo, RV64I o RV32E. Luego sigue las letras que especifican extensiones implementadas en orden canónico (como arriba). La base, los enteros extendidos y los cálculos de punto flotante, y las primitivas de sincronización para la computación multinúcleo, la base y las extensiones MAFD, se consideran necesarias para el cálculo de propósito general, y por lo tanto tienen la taquigrafía, G.


title: RISC-V

text: Una pequeña computadora de 32 bits para un sistema integrado podría ser RV32EC. Una computadora grande de 64 bits podría ser RV64GC; es decir, taquigrafía para RV64IMAFDC.


title: RISC-V

text: Se ha propuesto un esquema de denominación con Zxxx para extensiones estándar y Yxxx para extensiones no estándar (específicas del proveedor). Por ejemplo, la extensión Ztso para el pedido total de tiendas, un modelo alternativo de consistencia de memoria para el ordenamiento de memoria débil, se encuentra en discusión.


title: RISC-V

text: RISC-V tiene 32 (o 16 en la variante embebidas) registros enteros y, cuando se implementa la extensión de punto flotante, 32 registros de punto flotante. A excepción de las instrucciones de acceso a la memoria, las instrucciones solo se refieren a los registros.


title: RISC-V

text: El primer registro de enteros es un registro de cero, y el resto son registros de propósito general. Una escritura para el registro cero no tiene ningún efecto, y una lectura siempre proporciona 0. Usar el registro cero como un marcador de posición hace que el conjunto de instrucciones sea más simple. Por ejemplo, se convierte en .


title: RISC-V

text: Existen registros de control y estado, pero los programas en modo usuario pueden acceder solo a aquellos utilizados para la medición del rendimiento y la gestión de punto flotante.


title: RISC-V

text: No existen instrucciones para guardar y restaurar múltiples registros. Se pensaba que eran innecesarios, demasiado complejos y quizás demasiado lentos.


title: RISC-V

text: Al igual que muchos diseños RISC, RISC-V es una arquitectura de carga y almacenamiento: las instrucciones se dirigen solo a los registros, con las instrucciones de carga y almacenamiento que se transmiten hacia y desde la memoria.


title: RISC-V

text: La memoria consta de y se trata como bytes de 8 bits, con las palabras en orden little-endian. Se puede acceder a las palabras, hasta el tamaño de registro, con las instrucciones de carga y almacenamiento.


title: RISC-V

text: Las direcciones de memoria a las que se accede no necesitan estar alineadas a su ancho de palabra, pero los accesos a las direcciones alineadas siempre serán los más rápidos. Como, por ejemplo, las CPU simples pueden implementar accesos no alineados con una emulación de software lenta basada en una interrupción de falla de alineación.


title: RISC-V

text: RISC-V administra los sistemas de memoria que se comparten entre CPU o subprocesos al garantizar que un subproceso de ejecución siempre vea sus operaciones de memoria en el orden programado. Pero entre los subprocesos y los dispositivos de E / S, RISC-V se simplifica: no garantiza el orden de las operaciones de memoria, excepto por instrucciones específicas, como la instrucción .


title: RISC-V

text: Una instrucción garantiza que los resultados de las operaciones predecesoras sean visibles para las operaciones sucesivas de otros subprocesos o dispositivos de E / S. puede garantizar el orden de las combinaciones de memoria y operaciones de E / S asignadas en memoria. Por ejemplo, puede separar las operaciones de lectura y escritura de la memoria, sin afectar las operaciones de E / S. O, si un sistema puede operar dispositivos de E / S en paralelo con la memoria, no los obliga a esperarse el uno al otro. Una CPU con un hilo puede decodificar la instrucción como .


title: RISC-V

text: Al igual que muchos conjuntos de instrucciones RISC (y algunos conjuntos de instrucciones de computadora de conjuntos de instrucciones complejas (CISC), como las familias x86 y IBM System / 360 ), RISC-V carece de modos de dirección que escriben en los registros. Por ejemplo, no se incrementa automáticamente.


title: RISC-V

text: RISC-V es little-endian para parecerse a otras computadoras familiares exitosas, por ejemplo, x86. Esto también reduce la complejidad de la CPU y los costos ligeramente porque lee todos los tamaños de palabras en el mismo orden. Por ejemplo, el conjunto de instrucciones RISC-V se decodifica comenzando en el byte con la dirección más baja de la instrucción. La especificación deja abierta la posibilidad de sistemas big-endian o bi-endian no estándar.


title: RISC-V

text: Algunas CPU RISC (como MIPS , PowerPC , DLX y RISC-I de Berkeley) colocan 16 bits de desplazamiento en las cargas y almacenes. Establecen los 16 bits superiores mediante una instrucción de "palabra superior de carga". Esto permite que los valores de media palabra superior se configuren fácilmente, sin cambiar los bits. Sin embargo, la mayoría del uso de la instrucción de media palabra superior hace constantes de 32 bits, como direcciones. RISC-V utiliza una combinación similar a SPARC de compensaciones de 12 bits e instrucciones "superiores de configuración de" 20 bits. El desplazamiento más pequeño de 12 bits ayuda a las instrucciones compactas, de carga y almacenamiento de 32 bits a seleccionar dos de los 32 registros, pero aún tienen suficientes bits para admitir la codificación de instrucciones de longitud variable de RISC-V.


title: RISC-V

text: RISC-V maneja constantes de 32 bits y direcciones con instrucciones que establecen los 20 bits superiores de un registro de 32 bits. La instrucción carga superior inmediata carga 20 bits en los bits 31 a 12. Otra instrucción, genera los mismos 20 bits de dirección superior agregando un desplazamiento al contador del programa y almacenando el resultado en un registro base. Esto permite que el código independiente de la posición tenga direcciones de 32 bits en relación con el contador del programa. El registro base se puede utilizar como está con las compensaciones de 12 bits de las cargas y las tiendas. Si es necesario, puede establecer los 12 bits más bajos de un registro. En el ISA de 64 bits, y extienden el signo del resultado a 64 bits.


title: RISC-V

text: Algunas CPU rápidas pueden interpretar combinaciones de instrucciones como instrucciones "fusionadas" simples. o pueden ser buenos candidatos para fusionarse con cargas o almacenes.


title: RISC-V

text: Llamada de subrutina de RISC-V (saltar y vincular) coloca su dirección de retorno en un registro. Esto es más rápido en muchos diseños de computadoras, porque ahorra un acceso a la memoria en comparación con los sistemas que empujan una dirección de retorno directamente en una pila en la memoria. La instrucción tiene un offset de 20 bits con signo (complemento de 2). El desplazamiento se multiplica por 2 y luego se agrega a la PC para generar una dirección relativa a una instrucción de 32 bits. Si el resultado no está en una dirección de 32 bits (es decir, divisible de manera uniforme por 4), la CPU puede forzar una excepción.


title: RISC-V

text: Las CPU RISC-V saltan a direcciones calculadas utilizando un "salto y un registro de enlace" con la instrucción . La instrucción es similar a , pero obtiene su dirección de destino agregando un desplazamiento de 12 bits a un registro base. (En contraste, agrega una mayor compensación de 20 bits a la PC.)


title: RISC-V

text: Para el formato de bits es como las cargas y almacenamientos relativos al registro. Como ellos, se pueden usar con las instrucciones que establecen los 20 bits superiores de un registro base para hacer bifurcaciones de 32 bits, ya sea a una dirección absoluta (usando ) o una PC-relativa (utilizando para el código independiente de la posición). (El uso de una dirección de base cero constante permite realizar llamadas de una sola instrucción a una dirección pequeña (la compensación), positiva o negativa fija.)


title: RISC-V

text: RISC-V recicla y para obtener saltos incondicionales de 20 bits relativos a PC y saltos incondicionales de 12 bits basados en registros. Los saltos solo hacen que se enlace el registro 0 para que no se guarde ninguna dirección de retorno.


title: RISC-V

text: RISC-V también recicla para retornar de una subrutina: para hacer esto, en el registro base se establece como el registro de vinculación guardado por o . En el desplazamiento es cero y el registro de vinculación es cero, de modo que no hay desplazamiento y no se guarda ninguna dirección de retorno.


title: RISC-V

text: Al igual que muchos diseños RISC, en una llamada de subrutina, un compilador RISC-V debe usar instrucciones individuales para guardar registros en la pila al inicio y luego restaurarlos desde la pila al salir. RISC-V no tiene "guardar varias" instrucciones de registro "múltiple" o "restaurar". Se pensó que esto hacía que la CPU fuera demasiado compleja y posiblemente lenta. Esto puede tomar más espacio de código. Los diseñadores planearon reducir el tamaño del código con las rutinas de la biblioteca para guardar y restaurar registros.


title: RISC-V

text: RISC-V no tiene registro de código de condición ni bit de acarreo. Los diseñadores creían que los códigos de condición hacen que las CPU rápidas se vuelvan más complejas al forzar las interacciones entre instrucciones en diferentes etapas de ejecución. Esta elección hace que la aritmética de precisión múltiple sea más compleja. Además, algunas tareas numéricas necesitan más energía.


title: RISC-V

text: En cambio, RISC-V tiene bifurcaciones cortas que realizan comparaciones: igual, no igual, menor que, sin signo menor que, mayor que o igual y sin signo mayor o igual que. Se implementan diez operaciones de comparación de bifurcaciones con solo seis instrucciones, invirtiendo el orden de los operandos en el ensamblador. Por ejemplo, "bifurcar si es mayor de lo que" puede hacerse con "menor que" con un orden inverso de operandos.


title: RISC-V

text: Las bifurcaciones de comparación tienen un rango firmado de doce bits y saltan en relación con la PC.


title: RISC-V

text: El ISA RISC-V requiere predicciones de bifurcación por defecto para las CPU: debería predecirse "tomaron" las bifurcaciones condicionales hacia atrás. Las bifurcaciones condicionales hacia adelante predicen "no tomadas". Las predicciones son fáciles de decodificar en una CPU segmentada: las direcciones de las sucursales son números firmados que se agregan a la PC. Las bifurcaciones hacia atrás tienen direcciones de complemento a dos negativas y, por lo tanto, tienen una en el bit más significativo de la dirección. Las bifurcaciones adelantadas tienen un cero. El bit más significativo se encuentra en una ubicación fija en el código de operación para acelerar la tubería. Las CPU complejas pueden agregar predictores de bifurcación para que funcionen bien incluso con datos o situaciones inusuales.


title: RISC-V

text: El manual de ISA recomienda que el software se optimice para evitar paradas de sucursales mediante el uso de las predicciones de sucursales predeterminadas. Esto reutiliza el bit más significativo de la dirección relativa firmada como un "bit de sugerencia" para indicar si la bifurcación condicional se tomará o no. Por lo tanto, no se necesitan otros bits de sugerencia en los códigos de operación de las sucursales RISC-V. Esto hace que haya más bits disponibles en los códigos de operación de bifurcación. Las CPU simples y económicas pueden simplemente seguir las predicciones predeterminadas y seguir funcionando bien con la optimización de los compiladores. Los compiladores aún pueden realizar la optimización de la ruta estadística, si lo desea.


title: RISC-V

text: Para evitar la carga innecesaria de la electrónica de predicción de bifurcación (y, por lo tanto, paradas de tuberías innecesarias), los códigos de bifurcación de comparación nunca deben utilizarse para saltos incondicionales.


title: RISC-V

text: RISC-V no admite la predicación (la ejecución condicional de las instrucciones) ya que sus diseñadores afirman que las CPU sin predicación son más fáciles de diseñar, y es menos probable que los compiladores de optimización usen la predicación donde no deberían usarse. Los diseñadores afirman que los diseños de CPU fuera de orden muy rápidos hacen predicción de todos modos, al hacer la bifurcación de comparación y el código condicional en paralelo, y luego descartar los efectos de la ruta no utilizada. También afirman que incluso en CPU más simples, la predicción es menos valiosa que la predicción de ramificación , lo que puede evitar la mayoría de los bloqueos asociados con las ramificaciones condicionales. El código sin predicación es mayor, con más bifurcaciones, pero también afirman que un conjunto de instrucciones comprimidas (como el conjunto "C de" RISC-V) resuelve ese problema en la mayoría de los casos.


title: RISC-V

text: Muchos diseños RISC han incluido una ranura de retardo de ramificación, una posición después de una instrucción de bifurcación que se puede completar con una instrucción que se ejecuta independientemente de que se tome la bifurcación. Esta función puede mejorar el rendimiento de las CPU segmentadas al absorber parte del tiempo perdido si una CPU predice incorrectamente el funcionamiento de una bifurcación condicional y la tubería de la CPU se detiene. RISC-V omite una ranura de retardo de bifurcación porque complica las CPU multiciclo, las CPU superescalar y las tuberías largas. Los predictores de ramificación dinámica han tenido el éxito suficiente para reducir la necesidad de ramificaciones retrasadas.


title: RISC-V

text: RISC-V segrega las matemáticas en un conjunto mínimo de instrucciones de enteros (conjunto "I" ) con suma, resta, cambio, lógica de bits y ramas de comparación. Estos pueden simular la mayoría de los otros conjuntos de instrucciones RISC-V con software. (Las instrucciones atómicas son una notable excepción.) RISC-V actualmente carece del "conteo de cero" y las operaciones de campo de bits normalmente utilizadas para acelerar el punto flotante del software en un procesador de entero puro.


title: RISC-V

text: Las instrucciones de multiplicación de enteros (conjunto "M" ) incluyen multiplicación y división con signo y sin signo. Se incluyen los números enteros de precisión doble y se divide, como se multiplica y divide que produce la "palabra alta" del resultado. El documento ISA recomienda que los implementadores de CPU y compiladores "fusionen" una secuencia estandarizada de alta y baja multiplicaciones y dividan las instrucciones en una operación si es posible.


title: RISC-V

text: Las instrucciones de punto flotante (conjunto "F" ) incluyen aritmética de precisión simple y también ramas de comparación similares a la aritmética de enteros. Requiere un conjunto adicional de 32 registros de punto flotante. Estos son separados de los registros enteros. Las instrucciones de punto flotante de doble precisión (conjunto "D" ) generalmente asumen que los registros de punto flotante son de 64 bits (es decir, ancho doble), y el subconjunto "F" se coordina con el conjunto "D." También se define una ISA ( "Q" ) de coma flotante de 128 bits de precisión cuádruple. Las computadoras RISC-V sin punto flotante pueden usar una biblioteca de software de punto flotante.


title: RISC-V

text: RISC-V no causa excepciones en los errores aritméticos, incluyendo desbordamiento, subdesbordamiento, subnormal y división por cero. En su lugar, tanto la aritmética de enteros como la de punto flotante producen valores predeterminados razonables y establecen bits de estado. La división por cero puede ser descubierta por una rama después de la división. Los bits de estado se pueden probar mediante un sistema operativo o una interrupción periódica.


title: RISC-V

text: RISC-V admite computadoras que comparten memoria entre varias CPU y subprocesos. El modelo de consistencia de memoria estándar de RISC-V es la consistencia de la versión. Es decir, las cargas y los almacenes generalmente se pueden reordenar, pero algunas cargas pueden designarse como operaciones de "adquisición" que deben preceder a los accesos de memoria posteriores, y algunas tiendas se pueden designar como operaciones de "liberación" que deben seguir a los accesos de memoria anteriores.


title: RISC-V

text: El conjunto de instrucciones de la base incluye un soporte mínimo en forma de una instrucciones para hacer cumplir la ordenación de la memoria. Aunque esto es suficiente ( proporciona "adquirir" y proporciona "lanzamiento" ), las operaciones combinadas pueden ser más eficientes.


title: RISC-V

text: La extensión de operación de memoria atómica admite dos tipos de operaciones de memoria atómica para la consistencia de la versión. En primer lugar, proporciona "reservado de" propósito general y "almacenar condicional" instrucciones. realiza una carga e intenta reservar esa dirección para su hilo. Una tienda posterior condicional La dirección reservada se realizará solo si la reserva no es interrumpida por una tienda intermedia de otra fuente. Si la tienda tiene éxito, se coloca un cero en un registro. Si falla, un valor distinto de cero indica que el software debe volver a intentar la operación. En cualquier caso, se libera la reserva.


title: RISC-V

text: El segundo grupo de instrucciones atómicas realiza secuencias de lectura-modificación-escritura : una carga (que opcionalmente es una carga-adquisición) en un registro de destino, luego una operación entre el valor cargado y un registro de origen, luego una reserva del resultado (que puede ser opcionalmente un lanzamiento de tienda). Hacer las barreras de memoria opcionales permite combinar las operaciones. Las operaciones opcionales están habilitadas por los bits de "adquisición" y "liberación" que están presentes en cada instrucción atómica. RISC-V define nueve operaciones posibles: intercambio (use el valor del registro de origen directamente); añadir; bitwise y, o, y exclusivo -o; y mínimo y máximo firmado y sin firmar.


title: RISC-V

text: Un diseño de sistema puede optimizar estas operaciones combinadas más que y . Por ejemplo, si el registro de destino para un swap es el cero constante, la carga puede omitirse. Si el valor almacenado no se modifica desde la carga, la tienda puede omitirse.


title: RISC-V

text: El IBM System / 370 y sus sucesores, incluidos z / Architecture, y x86, implementan un sistema de comparación e intercambio () De instrucciones, que pone a prueba y de forma condicionada actualiza una ubicación en la memoria: si la ubicación contiene un valor esperado de edad, lo reemplaza con un nuevo valor dado; luego devuelve una indicación de si realizó el cambio. Sin embargo, una instrucción de tipo de carga simple generalmente se realiza antes del para recuperar el valor antiguo. El problema clásico es que si un hilo lee (carga) un valor "A" , calcula un nuevo valor "C" y luego usa () para reemplazar "A" por "C" , no tiene forma de saber si la actividad concurrente en otro hilo reemplazó a "A" por algún otro valor "B" y luego restauró la "A" en el medio. En algunos algoritmos (por ejemplo, aquellos en los que los valores en la memoria son punteros a bloques asignados dinámicamente), este problema de ABA puede llevar a resultados incorrectos. La solución más común emplea un " doble ancho. " instrucciones para actualizar tanto el puntero como un contador adyacente; desafortunadamente, tal instrucción requiere un formato de instrucción especial para especificar múltiples registros, realiza varias lecturas y escrituras, y puede tener una operación de bus compleja.


title: RISC-V

text: El / La alternativa es más eficiente. Por lo general, solo requiere una carga de memoria, y es deseable minimizar las operaciones de memoria lenta. También es exacto: controla todos los accesos a la celda de memoria, en lugar de solo asegurar un patrón de bits. Sin embargo, a diferencia de , puede permitir Livelock , en el que dos o más subprocesos repetidamente hacen que las instrucciones del otro falle. RISC-V garantiza el progreso hacia adelante (no Livelock) si el código sigue las reglas sobre el tiempo y la secuencia de instrucciones: 1) Debe usar solo el subconjunto "I." 2) Para evitar las fallas de caché repetitivas, el código (incluido el ciclo de reintento) no debe ocupar más de 16 instrucciones consecutivas. 3) No debe incluir instrucciones de sistema o cerca, o ramas tomadas hacia atrás entre los y . 4) La rama hacia atrás al bucle de reintento debe ser a la secuencia original.


title: RISC-V

text: La especificación proporciona ejemplos de cómo usar este subconjunto para bloquear una estructura de datos.


title: RISC-V

text: El estándar RISC-V ISA especifica que todas las instrucciones son de 32 bits. Esto hace que para una implementación particularmente simple, pero al igual que otros procesadores RISC con tal codificación de instrucciones, resulta en un tamaño de código mayor que en otros conjuntos de instrucciones. Para compensar, instrucciones de "32 bits" del RISC-V son en realidad 30 bits; de la opcode espacio está reservado para un conjunto de instrucciones opcional (pero recomendado) de longitud variable "comprimido," RVC, que incluye instrucciones de 16 bits. Al igual que ARM's Thumb y el MIPS16, las instrucciones comprimidas son simplemente alias para un subconjunto de las instrucciones más grandes. A diferencia del conjunto comprimido ARM's Thumb o MIPS, el espacio se reservó desde el principio para que no haya un modo de operación separado. Las instrucciones estándar y comprimidas se pueden mezclar libremente. (letra "C" )


title: RISC-V

text: Debido a que (como Thumb-1 y MIPS16) las instrucciones comprimidas son simplemente codificaciones alternativas (alias) para un subconjunto seleccionado de instrucciones más grandes, la compresión puede implementarse en el ensamblador, y no es esencial que el compilador lo sepa.


title: RISC-V

text: Se probó un prototipo de RVC en 2011. El código del prototipo era un 20% más pequeño que un PC x86 y un código comprimido MIPS, y un 2% más grande que el código ARM Thumb-2. También redujo sustancialmente tanto la memoria caché necesaria como el uso de energía estimado del sistema de memoria.


title: RISC-V

text: El investigador pretendía reducir el tamaño binario del código para computadoras pequeñas, especialmente sistemas informáticos integrados. El prototipo incluyó 33 de las instrucciones utilizadas con mayor frecuencia, recodificadas como formatos compactos de 16 bits utilizando códigos de operación previamente reservados para el conjunto comprimido. La compresión se realizó en el ensamblador, sin cambios en el compilador. Las instrucciones comprimidas omitieron los campos que a menudo son cero, utilizaron valores inmediatos pequeños o subconjuntos accedidos (16 u 8) de los registros. Es muy común y a menudo compresible.


title: RISC-V

text: Gran parte de la diferencia de tamaño en comparación con el conjunto de Pulgar del brazo se produjo porque RISC-V, y el prototipo, no tienen instrucciones para guardar y restaurar registros múltiples. En cambio, el compilador generó instrucciones convencionales que acceden a la pila. El prototipo del ensamblador RVC a menudo los convertía en formas comprimidas que tenían la mitad del tamaño. Sin embargo, esto todavía tomó más espacio de código que las instrucciones ARM que guardan y restauran múltiples registros. El investigador propuso modificar el compilador para llamar a las rutinas de la biblioteca para guardar y restaurar registros. Estas rutinas tienden a permanecer en un caché de código y, por lo tanto, se ejecutan rápidamente, aunque probablemente no tan rápido como una instrucción de guardar varios.


title: RISC-V

text: Un conjunto de instrucciones para las CPU "incorporadas" más pequeñas (conjunto E) se reduce de otras maneras: solo se admiten 16 de los registros de enteros de 32 bits. Las instrucciones de punto flotante no se deben admitir (la especificación lo prohíbe por ser poco rentable), por lo que se debe usar una biblioteca de software de punto flotante. Se recomienda el conjunto comprimido "C." El conjunto de instrucciones privilegiadas solo admite el modo de máquina, el modo de usuario y los esquemas de memoria que utilizan la reubicación de direcciones de base y límite.


title: RISC-V

text: Se ha producido una discusión para un perfil de microcontrolador para RISC-V, para facilitar el desarrollo de sistemas profundamente integrados. Se centra en un soporte de lenguaje C más rápido y simple para interrupciones, modos de seguridad simplificados y una interfaz binaria de aplicación POSIX simplificada.


title: RISC-V

text: Los corresponsales también han propuesto ISA "RV16E de" 16 bits más pequeñas, no estándar: Se utilizarían registros enteros de 16 × 16 bits, utilizando las ISA "EIMC" estándar (incluidas las instrucciones de 32 bits). ) Otra propuesta solo usaría las instrucciones "C" de 16 bits con registros de 8 × 16 bits. Se dijo que un RV16EG completo era posible con una ISA completamente recodificada.


title: RISC-V

text: La ISA de RISC-V incluye una especificación de conjunto de instrucciones privilegiadas por separado. A partir de julio , es preliminar.


title: RISC-V

text: Estos corresponden aproximadamente a sistemas con hasta cuatro "anillos" de privilegio y seguridad, como máximo: máquina, hipervisor, supervisor y usuario. También se espera que cada capa tenga una capa delgada de software de soporte estandarizado que se comunique con una capa o hardware más privilegiado.


title: RISC-V

text: El plan general para esta ISA es hacer que el modo hipervisor sea ortogonal a los modos de usuario y supervisor. La característica básica es un bit de configuración que permite que el código de nivel de supervisor acceda a los registros del hipervisor o que cause una interrupción en los accesos. Este bit permite que el modo supervisor maneje directamente el hardware que necesita un hipervisor. Esto simplifica un hipervisor de tipo 2, alojado por un sistema operativo. Este es un modo popular para ejecutar computadoras a escala de almacén. Para admitir los hipervisores tipo 1, sin publicar, el bit puede hacer que estos accesos se interrumpan a un hipervisor. El bit simplifica el anidamiento de hipervisores, en el que un hipervisor se ejecuta bajo un hipervisor. También se dice que simplifica el código de supervisor al permitir que el kernel use sus propias características de hipervisor con su propio código de kernel. Como resultado, la forma de hipervisor de la ISA admite cinco modos: máquina, supervisor, usuario, supervisor bajo hipervisor y usuario bajo hipervisor.


title: RISC-V

text: La especificación de conjunto de instrucciones privilegiadas define explícitamente los "hilos de hardware" o "harts". Múltiples hilos de hardware son una práctica común en computadoras más grandes y más potentes. Cuando un hilo se detiene, a la espera de memoria, otros pueden continuar. Los hilos de hardware pueden ayudar a hacer un mejor uso de la gran cantidad de registros y unidades de ejecución en CPU grandes. Finalmente, los subprocesos de hardware pueden ser una forma simple y poderosa de manejar interrupciones : no es necesario guardar ni restaurar registros, simplemente ejecutando un subproceso de hardware diferente. El único hilo de hardware requerido en una computadora RISC-V es el hilo cero.


title: RISC-V

text: Las definiciones de registro de control y estado existentes admiten las excepciones de error y memoria de RISC-V, y un pequeño número de interrupciones. Para sistemas más grandes, la especificación también define un controlador de interrupción. Las interrupciones siempre comienzan en el nivel de máquina con el privilegio más alto, y los registros de control de cada nivel tienen bits de "reenvío" explícitos para encaminar las interrupciones a un código con menos privilegios. Por ejemplo, el hipervisor no necesita incluir software que se ejecute en cada interrupción para reenviar una interrupción a un sistema operativo. En su lugar, en la configuración, puede establecer bits para reenviar la interrupción.


title: RISC-V

text: Varios sistemas de memoria son compatibles con la especificación. Físico solo es adecuado para los sistemas embebidos más pequeños. También hay tres sistemas de memoria virtual de estilo UNIX para la memoria caché en sistemas de almacenamiento masivo. Los sistemas de memoria virtual tienen tres tamaños, con direcciones de 32, 39 y 48 bits. Todos los sistemas de memoria virtual son compatibles con 4.   Las páginas de KiB, los árboles de tablas de páginas de niveles múltiples y utilizan algoritmos muy similares para recorrer los árboles de tablas de páginas. Todos están diseñados para la tabla de páginas de hardware o software. Para reducir opcionalmente el costo de las caminatas en la tabla de páginas, las páginas de gran tamaño pueden ser páginas de hoja en niveles más altos del árbol de tabla de páginas de un sistema. SV32 tiene un árbol de tabla de páginas de dos capas y admite 4   Superpáginas de mib SV39 tiene una tabla de páginas de tres niveles, y soporta 2   Superpages mib y 1   GiB gigapages. Se requiere SV48 para soportar SV39. También tiene una tabla de páginas de 4 niveles y soporta 2   Superpages MiB, 1   Gigapages GiB, y 512   GiB terapages. Las súper páginas se alinean en los límites de la página para el siguiente tamaño más bajo de página.


title: RISC-V

text: Se realizó un trabajo sustancial para producir una ISA preliminar (aunque no aprobada) de manipulación de bits (B) para RISC-V. Hecho bien, un subconjunto de manipulación de bits puede ayudar a las operaciones criptográficas, gráficas y matemáticas. Los criterios de inclusión documentados en el borrador fueron el cumplimiento con las filosofías RV5 y los formatos ISA, mejoras sustanciales en la densidad o velocidad del código (es decir, al menos una reducción de instrucciones de 3 por 1), y aplicaciones sustanciales en el mundo real, incluido el compilador preexistente apoyo. La versión 0.36 incluyó instrucciones no controvertidas para contar ceros iniciales, contar un bit, realizar con complemento, desplazar unos, rotar, un bit invertido y aleatorio generalizados, intercambios de bytes, extractos y depósitos de bits y algunas adiciones de manipulación de bits para el conjunto comprimido (, y ). También incluye una propuesta controvertida para la extracción y colocación de campos de bits, utilizando un formato de instrucción de 48 bits no estándar.


title: RISC-V

text: Para sistemas RISC-V simples y con costos reducidos, hay una propuesta para utilizar los bits de los registros de punto flotante para realizar la instrucción aritmética de la sub-palabra de instrucción simple paralela, datos múltiples (SIMD). Esto se usa ampliamente para acelerar el procesamiento multimedia y de otras señales digitales. A partir de 2016 , esta ISA no está definida, pero podría parecerse a las instrucciones multimedia de PA-RISC: extensiones de aceleración multimedia. Además de su matemática nativa de 64 bits, la CPU PA-RISC MAX2 podría hacer aritmética en cuatro subpuntos de 16 bits a la vez, con varios métodos de desbordamiento. También podría mover subwords a diferentes posiciones. El MAX2 de PA-RISC se simplificó intencionalmente. Carecía de soporte para subwords de 8 bits o de 32 bits. Se seleccionó el tamaño de la subpuesta de 16 bits para admitir la mayoría de las tareas de procesamiento de señales digitales. Estas instrucciones eran económicas de diseñar y construir. Sin embargo, aumentaron el rendimiento de la CPU en las tareas de procesamiento de señal digital en 48 veces o más, lo que permitió la creación de códecs de video en tiempo real en 1995.


title: RISC-V

text: El conjunto de instrucciones de procesamiento de vectores propuesto puede hacer que el conjunto SIMD empaquetado quede obsoleto. Los diseñadores esperan tener la flexibilidad suficiente para que una CPU pueda implementar instrucciones vectoriales en los registros de un procesador estándar. Esto permitiría implementaciones mínimas con un rendimiento similar a un ISA multimedia, como se indicó anteriormente. Sin embargo, un verdadero coprocesador vectorial podría ejecutar el mismo código con un mayor rendimiento.


title: RISC-V

text: A partir del 29 , la propuesta de procesamiento de vectores es un diseño conservador y flexible de un procesador de vectores de precisión mixta de propósito general, adecuado para ejecutar núcleos informáticos. El código se trasladaría fácilmente a las CPU con diferentes longitudes de vectores, idealmente sin recompilar.


title: RISC-V

text: En contraste, las extensiones SIMD de vector corto son menos convenientes. Estos se utilizan en x86, ARM y PA-RISC. En estos, un cambio en el ancho de palabra fuerza un cambio en el conjunto de instrucciones para expandir los registros vectoriales (en el caso de x86, de registros MMX de 64 bits a Extensiones SIMD de transmisión de 128 bits (SSE), a 256 bits Avanzado) Extensiones de vectores (AVX), y AVX-512). El resultado es un conjunto de instrucciones en crecimiento y la necesidad de adaptar el código de trabajo a las nuevas instrucciones.


title: RISC-V

text: En el vector ISA de RISC-V, en lugar de fijar la longitud del vector en la arquitectura, una instrucción ( está disponible, que toma un tamaño solicitado y establece la longitud del vector al mínimo del límite de hardware y el tamaño solicitado. Por lo tanto, la propuesta RISC-V es más como el diseño de vector largo de Cray. Es decir, cada vector en hasta 32 vectores tiene la misma longitud.


title: RISC-V

text: La aplicación especifica el ancho total del vector que requiere, y el procesador determina la longitud del vector que puede proporcionar con los recursos disponibles en el chip. Esto toma la forma de una instrucción () con cuatro operandos inmediatos, especificando el número de registros vectoriales de cada ancho disponible necesario. El total no debe ser mayor que el límite direccionable de 32, pero puede ser menor si la aplicación no los requiere a todos. La longitud del vector está limitada por el almacenamiento en chip disponible dividido por la cantidad de bytes de almacenamiento necesarios para cada entrada. (También pueden existir límites de hardware adicionales, que a su vez pueden permitir implementaciones de estilo SIMD. )


title: RISC-V

text: Fuera de los bucles vectoriales, la aplicación puede solicitar registros de vector cero, ahorrando al sistema operativo el trabajo de preservarlos en los cambios de contexto.


title: RISC-V

text: La longitud del vector no solo es variable arquitectónicamente, sino que también está diseñada para variar en el tiempo de ejecución. Para lograr esta flexibilidad, es probable que el conjunto de instrucciones utilice rutas de datos de ancho variable y operaciones de tipo variable que utilizan la sobrecarga polimórfica. El plan es que estos pueden reducir el tamaño y la complejidad de la ISA y el compilador.


title: RISC-V

text: Los procesadores de vectores experimentales recientes con rutas de datos de ancho variable también muestran aumentos rentables en las operaciones por: segundo (velocidad), área (menor costo) y vatios (mayor duración de la batería).


title: RISC-V

text: A diferencia de una unidad de procesamiento de gráficos moderna típica, no hay planes de proporcionar hardware especial para soportar la predicción de sucursales. En su lugar, se utilizará una predicción basada en compilador de menor costo.


title: RISC-V

text: Hay una especificación preliminar para el depurador asistido por hardware de RISC-V. El depurador utilizará un sistema de transporte como Joint Test Action Group (JTAG) o Universal Serial Bus (USB) para acceder a los registros de depuración. Una interfaz de depuración de hardware estándar puede admitir una "interfaz abstracta estandarizada" o la "alimentación de instrucciones".


title: RISC-V

text: A partir de enero , la forma exacta de la "interfaz abstracta" permanece indefinida, pero las propuestas incluyen un sistema mapeado en memoria con direcciones estandarizadas para los registros de dispositivos de depuración o un registro de comando y un registro de datos accesibles al sistema de comunicación. Los corresponsales afirman que la interfaz de modo de depuración en segundo plano (BDM) de Freescale utiliza sistemas similares para algunas CPU, ARM, OpenRISC y LEON de Aeroflex.


title: RISC-V

text: En la "alimentación de instrucciones", la CPU procesará una excepción de depuración para ejecutar instrucciones individuales escritas en un registro. Esto puede complementarse con un registro de paso de datos y un módulo para acceder directamente a la memoria. La alimentación de instrucciones le permite al depurador acceder a la computadora exactamente como lo haría el software. También minimiza los cambios en la CPU y se adapta a muchos tipos de CPU. Se dijo que esto era especialmente apto para RISC-V porque está diseñado explícitamente para muchos tipos de computadoras. El registro de paso de datos permite a un depurador escribir un bucle de movimiento de datos en la RAM, y luego ejecutar el bucle para mover los datos dentro o fuera de la computadora a una velocidad cercana a la velocidad máxima del canal de datos del sistema de depuración. Los corresponsales dicen que los sistemas similares son utilizados por MIPS Technologies MIPS, Intel Quark, Tensilica 's Xtensa , y por Freescale potencia CPU' interfaz de modo de fondo de depuración (BDM).


title: Costillas de cerdo

text: Las costillas de cerdo (también en singular costilla de cerdo) son un corte especial del cerdo, diferente de la chuleta. Este corte contiene las partes óseas de la caja torácica (a veces unidas por la pleura y su cartílago) del cerdo doméstico, que se denomina costillas. Se caracteriza por ofrecer una alternancia de hueso y carne que habitualmente se cocinan juntos. Una variante es el spareribs (costillas esternales) que contiene una porción de carne menor. El número de preparaciones culinarias es muy grande. Siendo una de las versiones más populares en muchas culturas el asado a la barbacoa. Aunque son populares los marinados (generalmente en adobos), ahumadas. Se suelen servir solar sin acompañamiento alguno. Y es frecuente que, ayudado por el hueso, se coman con los dedos sin necesidad de cubertería alguna. En algunas preparaciones como estofados, y cocidos, y potajes, donde suelen participar como un ingrediente más.


title: Costillas de cerdo

text: Las costillas se obtienen del despiece durante la matanza del cerdo. Dependiendo de la preparación se suelen cortar los huesos en dos o tres partes. Cuando una porción supera el número de cinco, suele denominarse que se sirve un 'rack' (denominado también "costillar"). La preparación en asados suele ser realizada sin añadido alguno, aunque es popular en algunas gastronomías laquear (Estados Unidos) con melazas diversas (así como salsas barbacoa) durante la operación de asado. En algunas ocasiones se sirven acompañadas de salsas (algunos ejemplos son las de base de mostaza) Las costillas marinadas suelen prepararse con el objeto de participar posteriormente en guisos como son cocidos, potajes, etc. Tales son la feijoada brasileña, o entre los españoles el cocido montañés, las migas a la alentejana de la cocina portuguesa. Las preparaciones ahumadas de costillas suelen ir acompañadas de coles diversas. a veces participan de guisos como es el caso de las patatas con costillas adobadas.


title: Costillas de cerdo

text: Con las costillas de cerdo en la culinaria española del Norte (Asturias y León) se hacen embutidos como la androlla. En algunas ocasiones se sirven al ajillo. Las costillas de cerdo se emplean frecuentemente en muchas de las preparaciones culinarias asiáticas, un ejemplo son los bollos rellenos de costilla, o con diversos acompañamientos de arroz. Algunas preparaciones en sopas como el Bak kut teh y el Hae mee (sopa de tallarines con costillas de cerdo) típicos de la cocina de Singapur.


title: Costillas de cerdo

text: La popularidad, y bajo coste, de este tipo de preparaciones hace que algunas compañías como McDonalds comercializaran hamburguesas como McRib (que finalmente retiró de su lista de productos el 1 de noviembre de 2005) que incluían carne picada procedente de los intersticios de las costillas.


title: Relicario

text: Se llama relicario, (palabra proveniente del latín "reliquiae",) a la caja o estuche para guardar reliquias o recuerdos de los santos y exponerlas a la veneración de los fieles. Estuvieron en uso con el nombre de "encólpium" ya en los primeros siglos de la Iglesia, aunque por entonces tenían carácter privado y se llevaban pendientes del cuello en forma de cajitas o de medallas con figuras e inscripciones. Constan ejemplares por lo menos del y son célebres los que se hallan del en el "Tesoro de Monza", regalados por San Gregorio a la reina Teodolina. Entre ellos, se encuentran ciertas botellitas muy comunes en aquella época, que solo contenían algodón empapado en aceite bendecido o tomado de las lámparas que ardían junto al sepulcro de algún mártir. Para la veneración pública de las reliquias en aquellos primeros siglos bastaban los sepulcros y altares que las contenían. Pero desde el empezaron a colocarse además sobre el altar relicarios en forma de cajas o arquetas.


title: Relicario

text: Esta forma de relicario continuó en los siglos posteriores hasta la época de arte ojival siendo preferidas las arquetas más o menos capaces y ricas, según la magnitud de las reliquias y la magnificencia del donante y aprovechándose con frecuencia para el objeto arquetas de uso profano. De Estas, se pueden citar:


title: Región mixteca oaxaqueña

text: La región mixteca oaxaqueña es una de las ocho regiones de Oaxaca, ubicada al norte de Oaxaca. Los mixtecos formaron una de las civilizaciones más importantes de Mesoamérica, sobrevivieron a la Conquista española y fomentaron una impresionante tradición sincrética mixteco-europea que perdura hasta la fecha.


title: Región mixteca oaxaqueña

text: La Región de la Mixteca Oaxaqueña, colinda con los estados de Puebla y Guerrero, con la Región de la Cañada al este, al sureste con Los Valles Centrales y al sur con la Sierra Sur. En Oaxaca, La Mixteca ocupa 155 municipios agrupados en siete distritos: Silacayoapan, Huajuapan, Coixtlahuaca, Juxtlahuaca, Teposcolula, Nochixtlán y Tlaxiaco.


title: Región mixteca oaxaqueña

text: Huajuapan es la ciudad más poblada, seguida de Tlaxiaco. Estas dos ciudades son las que encabezan el movimiento por la recuperación de su legado, dentro de todo el contexto oaxaqueño. También tiene diferentes jarabes uno de ellos es el jarabe mixteco.


title: Región mixteca oaxaqueña

text: En la región mixteca de Oaxaca habitan 469,601 personas: 220,164 hombres y 249,437 mujeres. A nivel nacional se registraron cinco variantes de la lengua mixteca con un total de 386,874 hablantes de mixteco. El 77.4% de estas personas vive en localidades rurales, pequeñas y dispersas con menos de 2,500 habitantes.


title: Región mixteca oaxaqueña

text: El 9% de la población entre 3 y 14 años no asiste a la escuela, mientras que 12% no sabe leer ni escribir; de esta población el 70% son mujeres que habitan en municipios preponderantemente indígenas.


title: Región mixteca oaxaqueña

text: Las lenguas indígenas que se hablan en La Mixteca, además del mixteco, son el porfirio, el amuzgo, el chocho, el nahua y el ixcateco; en zonas colindantes: el popoloca, al norte; el nahua y el mazateco, al noreste; el cuicateco y el zapoteco, al este; el chatino al sureste, y el tlapaneco al oeste del estado.


title: Región mixteca oaxaqueña

text: La población de 3 años y más que hablan alguna lengua indígena es el 42.8%, superior al promedio estatal (35%).


title: Región mixteca oaxaqueña

text: La Mixteca se caracteriza por una diversificada producción artesanal. Se manufacturan pozahuancos, jícaras, máscaras, jarciería, textiles en algodón y lana como: servilletas, cobijas, huipiles, morrales, ceñidores, refajos, bordados, camisas, cotones, rebozos y enredos de lana, cestería de carrizo y de palma, muebles, velas, cerámica de diversos barros para distintos fines, talabartería, cohetes, cuchillos, herrería, metates, escobas y sombreros finos de palma procedente del Istmo y el resto de palma criolla recolectada en la región.


title: Región mixteca oaxaqueña

text: Las prendas textiles y la alfarería son artesanías que las mujeres hacen en sus tiempos libres. Los hombres se dedican a la jarciería, la herrería, la carpintería, la cuchillería o la talabartería. El trabajo artesanal se realiza en el ámbito doméstico. Los niños comienzan a aprenderlo cerca de los seis años. Por su importancia en la economía regional, el trabajo artesanal de la palma merece una referencia especial. Se fabrican sombreros, petates, tenates, monederos, juguetes, escobas, bolsos de mano, etcétera. Para este trabajo ha habido apoyos gubernamentales para conseguir crédito y se ha fundado un fideicomiso.


title: Región mixteca oaxaqueña

text: La familia mixteca es básicamente nuclear, con apego patrilineal, aunque existen excepciones cuando se trata de familiares cercanos, huérfanos o en desgracia. Sin embargo, el patrón migratorio ha influido en la reagrupación familiar, pues los hombres pasan largos períodos fuera de la casa. La autoridad municipal se ejerce durante un año solamente. Los cargos judiciales son los de síndico y alcaldes, que se desempeñan además como Ministerio Público y jueces respectivamente.


title: Región mixteca oaxaqueña

text: A nivel agrario existen comisariados ejidales y/o de bienes comunales. Los pequeños propietarios tienen autonomía dentro de sus predios. El Consejo de Ancianos tiene importancia en algunos pueblos, aunque en otros prácticamente ha desaparecido. Los cargos escalafonarios además de los municipales son de tipo religioso: mayordomos, rezadores, sacristanes y presidente de la iglesia. En la costa aún se conservan las cofradías en algunos lugares.


title: Región mixteca oaxaqueña

text: Hay fiestas civiles relacionadas con el ciclo de vida: bodas, bautizos y funerales; o bien, con el calendario religioso. Las fiestas patronales son las más importantes en cada pueblo, aunque algunas son de carácter general en la región, tal es el caso del Año Nuevo, la Candelaria, Carnaval en Semana Santa, la Santa Cruz, Todos Santos, Posadas y Navidad. Asimismo, destaca el día dedicado a "El señor de los corazones" el 23 de julio, el día 24 de julio sale a recorrer las principales calles de la H.CD de Huajuapan de León, en las cuales se elaboran tapetes de aserrín con diferentes figuras.


title: Región mixteca oaxaqueña

text: Hacia 5000 ANE grupos de cazadores-recolectores habitaban ya en la Baja y la Alta Mixteca. Esta etapa de la historia del pueblo mixteco corresponde con la Fase Cruz en la Mixteca Alta, las fases Pre-Ñudée y Ñudée en la Mixteca Baja y la fase Charco en la Costa, que se encontraron básicamente en una etapa formativa, dado que aún no contaban con grandes núcleos poblacionales.


title: Región mixteca oaxaqueña

text: En el periodo clásico, la influencia cultural teotihuacana hace sentir en toda la región, El Clásico es sinónimo de urbanismo y del Estado político en Mesoamérica. Los cuatro centros más importantes y representativos de la “revolución urbana” en la Mixteca fueron Yucuita, Monte Negro, Cerro Jazmín (Yanhuitlán) y Huamelulpan.


title: Región mixteca oaxaqueña

text: Más tarde, alrededor de 300 ANE, encontramos la época urbana bien establecida en sitios como Yucuñudahui, Cerro de la Virgen y El Tambor (ambos en Tlaxiaco), Yucudzahui (Huamelulpan), Tixa y Yucunindee (ambos en Teposcolula), Cerro Nata y Río Poblano (ambos en Coixtlahuaca) y Cerro de las Minas (Huajuapan). La Mixteca se caracteriza por un patrón de cerca de dos docenas de ciudades de tamaño mediano, todas limitadas a una población de no más de 12 000 habitantes.


title: Región mixteca oaxaqueña

text: El apogeo y la culminación de la cultura mixteca prehispánica tuvieron lugar entre 950 y 1520. Entre los elementos más importantes de la cultura mixteca son: la organización política; el sistema de estratificación en tres grandes clases sociales: reyes (yya tnuhu o yya toniñe), nobles (tay toho) y gente común (tay ñuu o tay yucu, incluidos terrazgueros o tay situndayu). Se desarrolló la escritura plasmada en hermosos códices, objetos y monumentos; la ciencia astronómica y los calendarios; un arte delicado plasmado en pintura, cerámica, concha en miniatura y orfebrería. Contaban una notable tecnología agrícola, que incluye la ampliación y uso del gran sistema de terrazas coo-yuu; un patrón económico de mercados regionales abastecido por un comercio de mayores distancias, pues a partir del Posclásico, los mixtecos tuvieron contactos más amplios con otros pueblos de la región oaxaqueña, incluso a pesar de las diferencias lingüísticas y étnicas. Es especial el caso de las relaciones entre mixtecos y zapotecos, ya demostrada desde épocas anteriores, pero ahora más intensa. Estas relaciones no eran solamente resultado de su vecindad en la misma región, tenían propósitos económicos y políticos. Y este progreso da como resultado a uno de los asentamientos más grandes de la Mixteca y una de las ciudades mayores de Mesoamérica: Coixtlahuaca.


title: Región mixteca oaxaqueña

text: A la llegada de los españoles, una parte importante de la Mixteca se encontraba bajo dominio de los mexicas, y los mixtecos habían establecido algunas alianzas militares con los zapotecos, que les permitieron resistir como un pueblo independiente en los confines de sus respectivos territorios, como es el caso de Guiengola, una fortaleza donde los mexicas fueron definitivamente derrotados por una coalición de zapotecos y mixtecos.


title: Región mixteca oaxaqueña

text: En lugar de una confrontación violenta prolongada (como en otras partes de México) durante las primeras décadas de la colonia, se dio una adaptación mutua entre dos culturas. De este convenio existen:


title: Región mixteca oaxaqueña

text: Cuando los españoles llegaron a territorio mixteco observaron que estas tierras y el clima eran apropiados para la crianza de animales domésticos y para el cultivo de plantas de procedencia europea. Entre lo más importante, trajeron a la mixteca los ganados caprino y ovino y al trigo, legumbres, nueces y frutos; además, lograron una importante producción de cochinilla y seda.


title: Región mixteca oaxaqueña

text: Para la década de 1550, al cultivo de maíz, frijol y calabaza, se había agregado la siembra de trigo. La renovación agrícola y ganadera trajo importante crecimiento económico que en casi nada elevó la forma de vida de los mixtecos.


title: Región mixteca oaxaqueña

text: En el sistema colonial, continuaron los estilos tradicionales de producción, comercialización y entrega de tributo, aunque estos con marcadas modificaciones. La actividad económica fue acrecentada y controlada eficientemente por los españoles, quienes siempre cuidaban los intereses de la Corona, la iglesia y los operadores particulares. La productividad mixteca fue explotada por administradores españoles, encomenderos, comerciantes y clérigos, estos últimos encargados de adiestrar a los mixtecos en el uso de la nueva tecnología española.


title: Región mixteca oaxaqueña

text: Ellos también promovieron la formación de cajas de comunidad que eran cofres grandes donde los pueblos guardaban bajo tres llaves el dinero colectivo. Este dinero tenía como fin la satisfacción de las necesidades de los templos católicos.


title: Región mixteca oaxaqueña

text: Las empresas comunales más famosas fueron la cría del ganado menor, el cultivo de trigo y la sericultura, siendo esta última de gran interés para los mixtecos. Después de alimentar al gusano, era separado de su capullo donde posteriormente las mujeres lo transformaban en telas finas como el raso, el terciopelo y la misma seda. Durante 1540 a 1580, la seda proporcionó a las comunidades mixtecas cuantiosos ingresos con los que pudieron construir sus templos, adornarlos con hermosos retablos, celebrar las fiestas de sus Santos y sostener hospitales.


title: Región mixteca oaxaqueña

text: La población de origen español se acentuaba principalmente en la ciudad de Oaxaca, aunque el segundo sitio de importancia era Huajuapan; ahí vivían 300 familias de origen español.


title: Región mixteca oaxaqueña

text: Durante la etapa de iniciación, en la mixteca no hubo prácticamente ningún movimiento, pero durante la etapa de organización, con las campañas de Morelos, aumento la participación de esta región. Mientras Morelos preparaba su plan para avanzar sobre Oaxaca, en la Mixteca destaca el caso de Valerio Trujano, quien se levantó en armas y puso algunas derrotas a los realistas. Posteriormente entró en conversaciones con Morelos, quien le ordenó unirse a Miguel Bravo con el objetivo de tomar Oaxaca. Sin embargo la tarea era difícil, había que pasar por la Mixteca. En este largo camino, las tropas comandadas por Trujano escenificaron uno de los momentos clave en la lucha de la independencia. El suceso tuvo lugar en Huajuapan, donde su ejército soporto el sitio que las tropas realistas les impusieron desde principios del mes de abril hasta principios del mes de julio de 1812. Gracias al auxilio que recibieron, las tropas de Trujano salieron victoriosas de resistir el sitio más largo de la independencia con 111 días, el sitio de Huajuapan. Sin embargo Trujano muere a fines de ese año, pero sus acciones de guerra en la Mixteca, sirvieron a las tropas encabezadas por Morelos pudieran tomar Oaxaca. Después de la publicación del plan de iguala, en Huajuapan el Gral. Antonio de León, se sumó a este plan, por ende, uniendo a la Mixteca.


title: Región mixteca oaxaqueña

text: Durante el imperio de Iturbide, los mixtecos manifestaron su inconformidad, mostrándose por ejemplo cuando se hizo prisionero al intendente de Oaxaca encabezando esta toma por De León nuevamente, llegando incluso a ser gobernador en 1842.


title: Región mixteca oaxaqueña

text: En la Constitución de Oaxaca de 1825 se dividió al estado en ocho departamentos y tres de ellos correspondían a La Mixteca. Al triunfo de los liberales, la región renació económica y socialmente. Se fundaron escuelas, se reabrieron minas, se mejoraron caminos, etcétera, medidas todas encaminadas a “civilizar” a los “atrasados” mixtecos.De 1843 a 1857 existieron varias rebeliones mixtecas por malestares causados por las reformas liberales.


title: Región mixteca oaxaqueña

text: En el gobierno de Benito Juárez de 1847, llevó al levantamiento de una carta geográfica de Oaxaca, quedando ya ubicada la mixteca.


title: Región mixteca oaxaqueña

text: En 1843 se abrió una escuela de Estudios Preparatorios en Tlaxiaco, dependiente del Instituto de Ciencias y Artes de Oaxaca dando una mayor oferta educativa a los mixtecos.


title: Región mixteca oaxaqueña

text: La Mixteca volvería a parecer en el escenario, durante las incursiones francesas, durante el breve imperio de Maximiliano.


title: Región mixteca oaxaqueña

text: En el verano del 1863, una incursión de franceses y mexicanos partidarios cayó sobre Huajuapan y Tlaxiaco estableciendo un cerco militar en la zona. Para poder tomar el valle de Etla, el general Francés Aquiles Bazaine, hizo que se mejoraran los caminos de la Mixteca, para permitir el paso de cañones. Porfirio Díaz haría lo posible para liberar a la región, en 1866 amargaba a los franceses con victorias en Huajuapan y Tlaxiaco.


title: Región mixteca oaxaqueña

text: Cuando este caudillo se levantó en armas con el Plan de la Noria en 1871, los mixtecos le apoyaron decididamente, en especial en el distrito de Silacayoapan. Lo mismo ocurrió en 1876, cuando se publicó el plan de Tuxtepec. Este apoyo sería recompensado, pues “el progreso” y sus modas llegaron a las poblaciones más grandes de la región, como es el caso de Huajuapan y Nochixtlan. De esta manera, durante este periodo se consolidó la principal actividad de los mixtecos, el comercio. Tal es así que las oficinas del banco Oriental de México estableció oficinas en la región.


title: Región mixteca oaxaqueña

text: La participación de los mixtecos en la Revolución, bajo la bandera antirreeleccionista, no tiene mayor peso; sin embargo, cuando surgió el zapatismo adquirió rápidamente simpatizantes. Los cambios significativos en la mixteca se iniciaron con la aplicación de los programas revolucionarios: muchos pueblos lograron el reconocimiento de sus bienes comunales; en el campo de la educación se introdujo la escuela rural.


title: Región mixteca oaxaqueña

text: En la mixteca se iniciaron la composición de sus caminos, y se inició un esplendor cultural nuevamente con la llegada de nuevos artistas.


title: Región mixteca oaxaqueña

text: José López Alavés. En 1917 compuso "La Canción Mixteca". En un humilde cuarto de la Casa del Estudiante de la Plaza del Carmen; sin duda alguna, la más popular tanto nacional como internacionalmente. Esta canción triunfó en el Primer Concurso de canciones Mexicanas, organizado por el periódico El Universal en el año de 1918.


title: Región mixteca oaxaqueña

text: Pero en si, en esta época surge el bailable que identificara a la región en un plano Internacional y Nacional: el Jarabe Mixteco. Fue terminado en 1922 misma fecha en que se empezó a bailar en forma ocasional, pero no fue sino hasta 1929 en que se bailó en palacio de bellas artes, y en 1934 se bailó en lo que se llamó el “Homenaje Racial” (hoy Guelaguetza).


title: Región mixteca oaxaqueña

text: Por su parte Don Antonio Martínez Corro, era estudiante de música, conoció y ensambló El Jarabe inicial, El Palomo, Chandee, Oaxacado, Toro y el jarabe final, para crear lo que él llamó “Jarabe Mixteco”, así mismo diseñó el vestuario que comprende; la manta, el bordado, huaraches, sombrero, las trenzas en el cabello de las mujeres, listones, rebozos, collares de colores y el gabán.


title: Región mixteca oaxaqueña

text: En la actualidad se libra una lucha por mantener los valores vigentes y por recuperar los que se ha ido perdiendo; cuentan con el apoyo del gobierno para trabajar en el desarrollo de la región, incorporando a los programas formas de organización tradicionales.


title: Región mixteca oaxaqueña

text: Los mixtecos han emigrado a los Estados Unidos, para reivindicar sus derechos laborales, civiles y humanos; sin embargo, estos no trascienden la frontera. Han destacado ciertas organizaciones de migrantes mixtecos que trabajan como jornaleros agrícolas y comerciantes ambulantes en Baja California.


title: Región mixteca oaxaqueña

text: Aunque la mixteca cuenta con un desarrollo cultural enorme, es actualmente la región más marginada del estado.


title: Región mixteca oaxaqueña

text: La UTM (Universidad Tecnológica de la Mixteca) Inició operaciones en febrero de 1990, pero no fue hasta el 22 de febrero de 1991 cuando fue formalmente inaugurada, contando con la presencia del Presidente de México Carlos Salinas de Gortari, el Presidente de Costa Rica Rafael Ángel Calderón Fournier, el Gobernador de Oaxaca Heladio Ramírez López y el Secretario de Educación Pública Manuel Bartlett Díaz. Es hoy en día la mayor institución universitaria de la región.


title: Región mixteca oaxaqueña

text: Actualmente se habla de una diáspora de este pueblo. La Comisión Nacional para el Desarrollo de los Pueblos Indígenas (CDI) de México calculaba que en 1995 habitan alrededor de 720 mil miembros de la etnia mixteca en el país, aunque no todos dominan la lengua nativa (criterio que en los censos mexicanos se emplea para medir las poblaciones étnicas). A ellos hay que agregar una importante cantidad —sobre la que no existen demasiados datos— de mixtecos que han salido del país hacia los Estados Unidos. En la actualidad, hay importantes comunidades de mixtecos en la Ciudad de México, Sonora y Baja California, sitios que se encuentran a cientos o miles de kilómetros del territorio étnico tradicional.


title: Invasión de Oriente a Occidente en Cuba

text: La Invasión de Oriente a Occidente se efectuó en la isla de Cuba, y se inició el 22 de octubre de 1895 en Baraguá, en la antigua provincia de Oriente.


title: Invasión de Oriente a Occidente en Cuba

text: El Ejército Libertador guiado por la firmeza de llevar la lucha contra el colonialismo español a todos los rincones de Cuba protagonizó uno de los hechos más relevantes de la historia cubana.


title: Invasión de Oriente a Occidente en Cuba

text: En pleno desarrollo de la Guerra de Cuba, inspirada por José Martí, aquella campaña respondió al viejo anhelo de los generales insurrectos Maceo y Gómez. Estos pusieron en marcha la estrategia de ilimitar la contienda libertadora al territorio oriental de la Isla, sino extenderla por todo el territorio cubano para obligar a España a pelear simultáneamente en las seis provincias con que contaba el país en aquel momento, con el fin de debilitarla en todos los frentes.


title: Invasión de Oriente a Occidente en Cuba

text: Ya durante la Guerra de los Diez Años (1868-1878) hubo un intento independentista de realizar dicha invasión. Luego de varias tentativas frustradas, se inició el 1 de enero de 1875. Sin embargo, por varios motivos, dicha invasión se fue prolongando indefinidamente, al mismo tiempo que no lograba avanzar por toda la isla, llegando solamente hasta el extremo occidental de Las Villas. Hacia agosto de 1876 la invasión se encontraba estancada en esa zona por diversas deficiencias organizativas y contradicciones entre los oficiales mambises y el gobierno independentista. El fracaso de la invasión de 1875-1876 sentó las bases para la derrota cubana en la Guerra de los Diez Años.


title: Invasión de Oriente a Occidente en Cuba

text: El 5 de mayo de 1895 en la Reunión en el Ingenio de la Mejorana, los mayores Generales Máximo Gómez, Antonio Maceo y José Martí habían tratado los problemas y la necesidad de la invasión. Gómez era del criterio de realizarlo lo más pronto posible, cosa que no compartía Maceo.


title: Invasión de Oriente a Occidente en Cuba

text: Las tropas insurrectas se batieron victoriosos en combates como el cruce de la trocha de Júcaro a Morón, esta era para muchos infranqueable, pero Gómez burló sin problemas los contratiempos del camino hacia la provincia central de Las Villas.


title: Invasión de Oriente a Occidente en Cuba

text: Luego de la Asamblea de Jimaguayú, inmediatamente, Maceo situó su Cuartel General en Cayo Francés (a 1 km de Baraguá), donde desplego una gran actividad emitiendo órdenes de concentración de fuerzas cubanas. La demora de las fuerzas voluntarias del segundo cuerpo provocó un retraso en la partida que Maceo, quien trato de compensar dicha situación partiendo el 22 de octubre de 1895 de Baraguá, y llegando a Mala Noche, nuevo punto de concentración, donde permanece del 31 de octubre hasta el 3 de noviembre.


title: Invasión de Oriente a Occidente en Cuba

text: Maceo logró reunir cerca de 1000 hombres del 1er cuerpo y unos escasos 400 hombres del segundo cuerpo. El contingente fue organizado con un estado mayor al mando del brigadier José Miró Argenter, escolta, cuerpo de vigilancia, una caballería la mando del brigadier Luis de Feria y una infantería al mando del brigadier Quintín Banderas. El contingente invasor oriental, protegido por fuerzas del segundo y 3cer cuerpo, atravesó el Camagüey, y cruzó la trocha Júcaro-Morón, para reunirse con el Contingente invasor Camagüeyano-Villaclareño de Máximo Gómez.


title: Invasión de Oriente a Occidente en Cuba

text: El 30 de noviembre de 1895 Maceo con Gobierno y contingente invasor oriental llega al Cuartel General del mayor general Máximo Gómez en Lázaro López. Se organiza el ejército invasor con los contingentes oriental, camagüeyano y villaclareño (el más numeroso con 1,950 hs), sumando 4,000 hs de los cuales, 3,000 hs eran de caballería y 1,000 hs de infantería. El ejército invasor poseía una fuerza reconocida, integrada por más de 4 mil hombres; aunque la mayoría de ellos descalzos, con ropas raídas y mal alimentados. No obstante las pésimas condiciones no mermaron la moral del ejército. El Ejército español, como potencia europea, tenía las ventajas de un ejército regular de 200 mil efectivos, dotados de armamento más moderno y amparados detrás de fortificaciones y campamentos, aunque gran parte se hallaba enfermo por enfermedades tropicales.


title: Invasión de Oriente a Occidente en Cuba

text: En la Batalla de Mal Tiempo fue aniquilado totalmente un batallón colonialista, así como los enfrentamientos en Calimete, Coliseo y Las Taironas fueron cruciales. Luego avanzó por los llanos aledaños a la capital del país y culminó en las montañas de Pinar del Río, en el extremo occidental de Cuba.


title: Invasión de Oriente a Occidente en Cuba

text: La invasión duró 92 días, de lucha frontal a lo largo de casi mil 800 kilómetros. El mando español veía cómo fracasaba la estrategia para contener y rechazar a los invasores. En su avance los invasores ocuparon una veintena de pueblos.


title: Invasión de Oriente a Occidente en Cuba

text: La Invasión a Occidente fue calificada como la campaña militar más grande de Latinoamérica; logrando:


title: Bosques de Argentina

text: Los bosques de Argentina son el conjunto de ecosistemas de tipo boscoso de la Argentina. Los bosques de Argentina se ubican en la región fitogreográfica neotropical y antártico. Argentina cuenta con siete regiones forestales de bosque nativo: el bosque andino patagónico, el bosque chaqueño, el monte, la selva misionera, la selva tucumana-boliviana, el espinal y el monte blanco o bosque ribereño del Río de la Plata. Argentina es un país con cubierta forestal reducida (PCFR), es decir, que en la actualidad el área forestal nativa representa menos del 10% de la superficie total del país, en un total de aproximadamente 26 millones de hectáreas. Ocupa la posición número 22 de .


title: Bosques de Argentina

text: La Argentina es el noveno país con mayor riqueza y biodiversidad natural, la mayoría de la cual se encuentra en sus bosques. Los bosques de Argentina prestan numerosos servicios ambientales, y contienen 25.928.636 Gigagramos (Gg) de CO. Las provincias que concentran la mayor parte de los bosques nativos son Chaco, Formosa, Santiago del Estero, Salta, Misiones, Santa Fe y La Pampa. Santiago del Estero es la provincia con más superficie de bosques, con 7.7 millones de hectáreas.


title: Bosques de Argentina

text: Argentina cuenta además con 1.287.232 hectáreas de bosques implantados (casi en su totalidad con especies alóctonas), según datos actualizados del "Inventario Nacional de Plantaciones por Superficie". De estos bosques implantados, el 79% se encuentra en las provincias de Misiones, Corrientes y Entre Ríos.


title: Bosques de Argentina

text: La principal causa de la deforestación en Argentina es la extensión de la frontera agrícola (para el cultivo de soja y la ganadería). Se estima que en el período 1930-2005 la masa forestal se redujo en un 66%.


title: Bosques de Argentina

text: En un libro publicado en 1889, Gustavo Niederlein estimaba de manera rudimentaria la superficie forestal argentina alrededor del 1900 de la siguiente manera:


title: Bosques de Argentina

text: Entre 1880 y el 2003 fue destruida aproximadamente el 78% de la cobertura forestal nativa de toda Argentina. En 1900 el 37,7% de Argentina estaba cubierto de bosques, montes y selvas . En 1914, dada la Primera Guerra Mundial y en vistas del enorme valor económico de las áreas forestales, se realizó en Argentina el primer censo forestal. Tal censo (con las limitaciones de la época —muchas zonas cubiertas de bosque resultaban poco o nada accesibles—) verificó la existencia de 105.888.400 ha.


title: Bosques de Argentina

text: En 1937 se sanciona la ley 12.343, que ordena la realización de un censo agropecuario en toda la República Argentina. El censo se publicó en cuatro tomos, e incluyó datos sobre el área forestal en Argentina, calculando que el bosque nativo tenía una extensión de 37.535.308 hectáreas. El censo mostraba también un grado de intervención significativo en gran parte de los bosques y selvas de Argentina.


title: Bosques de Argentina

text: En el año 2002 se culminó el Inventario Nacional de Bosques Nativos (efectuado con metodología científica a través de imágenes satelitales), el cual indicaba la existencia de 33.200.000 ha de bosques (y en este caso, en su mayor parte muy degradados y con grave pérdida de biodiversidad). De este modo en el período 1914-2004, por talas, incendios y desmontes Argentina había perdido ya más del 60% de sus recursos forestales. Un informe de la Secretaría de Ambiente y Desarrollo Sustentable del año 2014 concluye que Argentina había perdido ya más del 60% de sus recursos forestales, y probablemente esté enfrentando en las últimas décadas uno de los procesos de deforestación más fuertes de su historia, debido a incendios, introducción de ganado en el bosque, desmonte para cultivar, entre otras causas (es decir, casi siempre por actividad antrópica). Desde comienzos del siglo XXI se profundizó el reemplazo de los bosques por agricultura (principalmente por el monocultivo de soja).


title: Bosques de Argentina

text: Hacia el 2013 Argentina en su área no tropical era el país no tropical que sufría más deforestación, al ser taladas 34 ha/día, siendo algunas de las zonas más estragadas la región chaqueña argentina, por ejemplo el norte de la provincia de Córdoba, la Cuña Boscosa del norte de la provincia de Santa Fe y los bosques de la Provincia de Mendoza. En Córdoba, las formaciones boscosas que hace 100 años ocupaban más del 70% de la superficie provincial hoy no alcanzan a cubrir el 10% y, de ellas, sólo un tercio corresponde a bosques en condiciones similares a las originales. Esta drástica reducción del bosque nativo ha generado pérdida de biodiversidad, de los procesos ecosistémicos y los recursos naturales.


title: Bosques de Argentina

text: Según el Ministerio de Ambiente y Desarrollo Sostenible, las provincias reportaron un total de 53.654.545 ha de bosque nativo, a partir de los Ordenamientos Territoriales de Bosques Nativos establecidos por la Ley de Bosques. Las diferencias entre lo reportado previamente y lo reportado por el MAyDS a 2020 se deban a diferencias metodológicas en la definición de bosque y en las formas de contar las hectáreas.


title: Bosques de Argentina

text: Aunque han existido y existen diversos criterios para denominar a las regiones forestales autóctonas de Argentina, las denominaciones más atinadas parecen ser las siguientes:


title: Bosques de Argentina

text: Anteriormente llamada "Selva Tucumano-oranense", la yunga es considerada por algunos autores como "Provincia de las yungas del dominio amazónico" y como "ecorregión de las yungas andinas". En cualquier caso, sdm trata de una pluvisilva y nimbosilva que se desarrolla principalmente en las vertientes orientales de las cordilleras preandinas (por ejemplo las sierras de Aconquija o las Sierras de Ancasti, entre otras), y cuyo límite extremo meridional se ubica en las sierras de Ancasti (Catamarca), hacia los 29°S.


title: Bosques de Argentina

text: La importancia de la yunga es crucial para Argentina, ya que por una parte es un corredor latitudinal (de norte a sur y viceversa) natural de especies, y por la otra es —como gran parte de las pluvisilvas— la zona más rica en biodiversidad de Argentina (por ejemplo: en ella existen más de 250 especies arbóreas conocidas). Además acentúa su gran valor el hecho de que sea una "nimbosilva", una formación forestal densa que se forma merced a la presencia casi constante de nubes que la humectan recíprocamente (o por retroalimentación); tal formación forestal montana acopia la humedad y facilita la condensación de las nubes. Si la yunga desapareciera o mermara se produciría una grave catástrofe ecológica en el Cono Sur, en especial la desertización de gran parte del país.


title: Bosques de Argentina

text: Dado su carácter de formación forestal montana, se encuentra estratificada en pisos de vegetación según la altitud sobre el nivel del mar: desde la penillanura (en donde se confunde con los biomas de la región chaqueña) hasta los 850 msnm se da la "Selva Basal", se trata del dominio de los quebrachos, lapachos, tipas, chalchales, talas y el cebil colorado. Entre los 850 a 1200 o 1400 msnm (según la latitud -en este caso se usa como latitud referencial la del trópico de Capricornio-) es el dominio de una densa selva de transición (la nimbosilva propiamente dicha), en la cual prosperan mirtáceas y especies como el tarco, la tipa, el cebil, el molle, el caspi o zapallo caspi, además de talas, cochuchos, guayabos, mamones, pacarás, palo blanco ("Phyllostilon rhamnoides"), acacias criollas, higuerones como el llamado "maroma", el cochucho, la tusca, los tabaquillos, laureles, nogal criollo, horco molle y trementinas; existen algunas palmeras (particularmente de la especie caranday), y en tal selva abundan mirtáceas, helechos, bromelias, epifitas, y gran cantidad de especies florales tales como las orquídeas, jazmines, malvones, pasionarias, glicinas, madreselvas, etcétera. Sobre los 1200 o 1400 msnm se extiende el piso de "bosques" con pinos del cerro, "alisos montanos", cedros ("Cedrela spp.") y "Cedrela angustifolia", matos, güilis, horcomolles, saúcos, "robles" ("Amburana cearensis"), quina colorada ("Myroxylon peruiferum") y queñoas ("Polylepis australis"). Sobre los 2000 msnm comienzan los "prados montanos", con presencia de gramíneas, musgos y líquenes; en estos prados montanos se pueden encontrar manchones o bosquecillos de queñoas ("Polylepis tomentella") y churquis ("Prosopis ferox"). Sobre los 3000 a 4000 msnm (siempre según la latitud —y también el grado de asoleamiento de las laderas—) comienza el dominio de las "nieves eternas".


title: Bosques de Argentina

text: Los bosques implantados en la Argentina (haciendo omisión de los árboles frutales), en su mayoría, corresponden a especies exóticas de rápido crecimiento y cuyo objetivo principal es el uso industrial maderero y en menor grado para la producción de aceites, resinas y curtientes. Algunos tienen como objetivo la protección ambiental, al servir como cortinas rompevientos, fijando dunas y médanos, o para la protección de cuencas, arbolado urbano, entre otros.


title: Bosques de Argentina

text: Los bosques implantados con fines maderables o para la producción de celulosa se desarrollan principalmente en la Mesopotamia Argentina, Patagonia andina, provincia de Santa Fe, provincia de Córdoba, Delta del Paraná (especialmente en el área deltaica correspondiente a la provincia de Buenos Aires, y en menor grado en otras zonas del país).


title: Bosques de Argentina

text: La última actualización del "Inventario Nacional de Plantaciones Forestales" calculaba para el año 2015 alrededor de 1.300.000 ha forestadas. En el 2015 la superficie implantada se desglosaba del siguiente modo:


title: Bosques de Argentina

text: Existe alguna controversia sobre los efectos ambientales de la forestación. Parte de la selva misionera y bosques andino-patagónicos (en mucha menor medida) fueron reemplazados por plantaciones monoespecíficas en las décadas del 60 y 70, pero a partir del siglo XXI, la mayoría de las forestaciones se realizaron en armonía con el ambiente.


title: Bosques de Argentina

text: Las forestaciones realizadas con especies exóticas con fines ambientales también presentan controversia en muchos grupos ambientalistas, como es el caso de la fijación de dunas en la costa atlántica de la provincia de Buenos Aires, en ciertos sectores de las Sierras de Córdoba y Patagonia. Este tipo de forestación, de no manejarse adecuadamente, presenta un alto consumo de las aguas freáticas, pero a su vez generan un impacto económico muy importante a través del turismo. Las especies predominantes son las mismas que en las forestaciones industriales, a las que se suman cipreses, cedros, robles, jacarandás, lapachos, etcétera.


title: Maud Angélica Behn

text: Maud Angélica Behn (Oslo, Noruega; 29 de abril de 2003), es la hija mayor de la princesa Marta Luisa de Noruega y su exmarido, el escritor Ari Behn. Es la primera nieta de los reyes Harald y Sonia de Noruega.


title: Maud Angélica Behn

text: Maud es quinta en la línea de sucesión al Trono noruego, por detrás de su tío, el príncipe Haakon, sus primos y su madre. Tiene dos hermanas menores, Leah Isadora Behn y Emma Tallulah Behn.


title: Maud Angélica Behn

text: La casa real de Noruega anunció a mediados de octubre de 2002, que la princesa Marta Luisa estaba embarazada por primera vez, tan solo 5 meses después de la boda de esta con el escritor Ari Behn.


title: Maud Angélica Behn

text: Maud nació el 29 de abril de 2003 en el Rikshospitalet de Oslo. En el momento de su nacimiento, Maud ocupó el tercer lugar en la línea sucesoria. Puesto que cuando nació, su madre ya había renunciado a su título de "Alteza Real"; Maud no tiene tampoco tratamiento real, aunque sí derechos hereditarios.


title: Maud Angélica Behn

text: Fue bautizada el 2 de julio de 2003 en la capilla del Palacio Real por el arzobispo de Oslo, Gunnar Stålsett. Sus padrinos fueron su abuelo, el rey Harald V de Noruega, su tío el príncipe heredero Haakon Magnus de Noruega, la princesa Alexandra de Sayn-Wittgenstein-Berleburg (hija de Benedicta de Dinamarca), Marianne Ulrichsen, amiga cercana de la princesa Marta Luisa, Anja Sabrina Bjørshol, hermana de Ari Behn y dos amigos de Ari, el actor Kaare Conradi y el político laborista Trond Giske.


title: Maud Angélica Behn

text: En su bautizo, Maud Angélica llevó el mismo traje que en su día llevaron su madre y su tío Haakon, así como su abuelo y las hermanas de este. El traje fue hecho a mano por la princesa Ingeborg de Dinamarca en 1920 y desde entonces ha sido utilizado durante generaciones. Los nombres de todos los niños que lo vistieron, están bordados en él.


title: Antonio Guiteras Holmes

text: Antonio Guiteras Holmes (Filadelfia, Pensilvania, Estados Unidos, 22 de noviembre de 1906 - El Morrillo, Matanzas, Cuba, 8 de mayo de 1935) fue un líder revolucionario cubano que se destacó durante la Revolución de 1933. Su pensamiento nacional liberador y antiimperialista se encuentra bien expuesto en los documentos que escribió, y quedó evidenciado en su corta pero intensa vida de joven revolucionario.


title: Antonio Guiteras Holmes

text: Antonio Guiteras Holmes nació el 22 de noviembre de 1906 en Filadelfia, Pensilvania. Hijo de padre cubano de ascendencia catalana, Calixto Guiteras, y madre estadounidense de ascendencia escocesa-irlandesa, Marie Theresse Holmes, nació en el seno de una familia de posición desahogada. Desde niño creció oyendo las historias de su tío, José Ramón Guiteras, quien diera su vida por la libertad de Cuba durante la primera guerra de independencia y las de su tío abuelo irlandés, John Walsh, quien fuera uno de los más importantes líderes de la independencia de Irlanda. Su padre, hombre culto y de pensamiento liberal, supo inculcarle su amor por la Patria y a José Martí.


title: Antonio Guiteras Holmes

text: La familia Holmes, por problemas de enfermedad del padre, se traslada a Cuba en 1913, radican en Matanzas un año y luego se trasladan a Pinar del Río. Al llegar a la provincia de Pinar del Río su padre toma por alquiler la casa donde vivía el Gobernador de Pinar del Río, Indalecio Sobrado Lagos, el cual había dividido en dos su casa para arrendarla, donde vive poco tiempo, hasta 1914, luego se mudan. Dicho domicilio, del antiguo gobernador de Pinar del Río se encuentra hasta la fecha en excelente condiciones en la dirección, Retiro # 254 e/ Pepe Portilla y Gertrudis Gómez de Avellaneda. Donde vive actualmente el Dr. Roberto Autberto Mayo Cordovés y su familia. Su otro domicilio es hoy un museo en la Calle Maceo # 52, e/ Ormani Arenado y Rafael Morales, esta fue la última casa en que vivieron en Pinar del Río, aquí vivieron durante 15 años hasta que se trasladan a La Habana en 1929.


title: Antonio Guiteras Holmes

text: Esta formación que desde pequeño recibiera en su hogar forjó a un joven íntegro, que al ingresar al bachillerato se mostraría sensibilizado por la realidad política que vivía el país. Guiteras no estuvo ajeno a la Reforma Universitaria, ni a la agitación estudiantil encabezada por Julio Antonio Mella, interesándose profundamente en ella.


title: Antonio Guiteras Holmes

text: Desde el Instituto de Pinar del Río, donde cursaba sus estudios, participó activamente en las actividades que allí se realizaban para apoyar las acciones revolucionarias del estudiantado. Ya desde esta época se van destacando sus sentimientos antiimperialistas, y condena enérgicamente la política injerencista del embajador de los Estados Unidos en Cuba.


title: Antonio Guiteras Holmes

text: Conoció y admiró a Mella, a quien apoyó en su huelga de hambre, y participó activamente en el movimiento popular que se desarrolló para liberar al líder estudiantil.


title: Antonio Guiteras Holmes

text: En 1927 integra el Movimiento Estudiantil Universitario (MEU), lo que implica su primera aparición en el escenario político cubano. A partir de entonces siempre apareció en primera fila en la lucha contra la tiranía y enarboló los ideales democráticos y antiimperialistas, al igual que los demás líderes estudiantiles.


title: Antonio Guiteras Holmes

text: Durante el periodo comprendido entre los años 1929 y 1932, continúa enriqueciendo su experiencia política y revolucionaria y su accionar estuvo dirigido principalmente a la obtención de armas para la insurrección que derrocaría a la tiranía de Gerardo Machado (1925-1933).


title: Antonio Guiteras Holmes

text: En 1932 decide romper con los viejos caudillos nacionalistas y fundar la Unión Revolucionaria (UR), en la que agrupa todas las pequeñas organizaciones que ya lideraba.


title: Antonio Guiteras Holmes

text: Los conocimientos que poseía acerca de la lucha por la independencia en Irlanda y de las guerras de independencia cubanas, así como la decepción que sentía con relación a los anteriores desempeños bélicos en que había participado, los llevan a concebir que la única forma de lograr que la insurrección tuviera éxito sería realizarla en el Oriente del país.


title: Antonio Guiteras Holmes

text: Desde el UR, Guiteras lanza el "Manifiesto al pueblo de Cuba", donde expuso un programa centrado en la unidad de todas las fuerzas antimachadistas. En este Manifiesto, Guiteras demuestra que: "solo la fuerza de la unión de todos los hombres —aunque posean diferentes tendencias políticas— envueltos en la lucha, por lograr un régimen de libertad y justicia, podría lograr el triunfo de una verdadera Revolución". El punto central de este documento fue el llamado a la lucha armada como vía más práctica para derrocar la dictadura.


title: Antonio Guiteras Holmes

text: Guiteras revela, desde aquel entonces, su personalidad como un político que, sin ceder principios, solo hace público aquello que es imprescindible.


title: Antonio Guiteras Holmes

text: Luego de la caída de la dictadura de Gerardo Machado, Guiteras es nombrado, por el gobierno emergido del movimiento militar revolucionario del 4 de septiembre, la Pentarquía, como gobernador de la provincia de Oriente, en la cual tenía un impresionante prestigio como jefe militar y revolucionario. Fue llamado para integrar el Gabinete de Ministros del gobierno, en el cual ocupó el cargo de Ministro de Gobernación, desde el cual tomó medidas en favor del pueblo y que afectaban los intereses del gobierno estadounidense en Cuba.


title: Antonio Guiteras Holmes

text: Cuando el coronel Julio Aguado renunció a la Secretaría de Guerra y Marina, en protesta por el ascenso de revolucionarios a oficiales, dicha secretaría quedó adjunta a Gobernación y pasó a ser desempeñada también por Guiteras.


title: Antonio Guiteras Holmes

text: De estas medidas que demostraban su sentimiento antiimperialista, el mismo Guiteras expresó: “... tengo la satisfacción de haber llevado a la firma del presidente Grau, los decretos que atacaban más duro al imperialismo yanqui...”


title: Antonio Guiteras Holmes

text: Quizás su antagonismo con otras organizaciones de izquierda, tales como el Partido Comunista, el Ala Izquierda Estudiantil y otros, se base en el hecho no haber recibido su apoyo durante el Gobierno de los Cien Días. Esto contribuyó a su aislamiento político y al fracaso de su ministerio. Sin embargo, contrario a lo que se dice, no era anticomunista. Incluso, pasó gran parte de su ministerio intentando la coalición con estos partidos para fortalecer su posición. Tenía una gran simpatía por Julio Antonio Mella, fundador del Partido Comunista de Cuba.


title: Antonio Guiteras Holmes

text: Creó la organización revolucionaria, Joven Cuba, junto a la cual prosiguió su lucha contra los gobiernos cubanos y que respondían a los intereses de los Estados Unidos.


title: Antonio Guiteras Holmes

text: El 8 de mayo de 1935, fue asesinado, junto al revolucionario venezolano Carlos Aponte Hernández, en el Morrillo, por las tropas del gobierno Caffery-Batista-Mendieta quienes llegaron hasta allí producto de una delación.


title: Antonio Guiteras Holmes

text: "...así se perdió la figura más empinada, el ánimo mejor templado, la voluntad más indomeñable, el brazo más enérgico y el espíritu más puro del movimiento nacional revolucionario", al decir de Raúl Roa.


title: Lengua de signos española

text: La lengua de signos española (LSE) es la lengua gestual que utilizan principalmente los sordos españoles y personas que viven o se relacionan con ellos. Aunque no hay estadísticas plenamente fiables, se calcula que cuenta con más de 100 000 usuarios signantes, para los que un 20 o 30 % es su segunda lengua. Está reconocida legalmente desde 2007.


title: Lengua de signos española

text: Desde un punto de vista estrictamente lingüístico, la LSE se refiere a una variedad de lengua de signos empleada en una extensa área central-interior de la península ibérica, teniendo como epicentro cultural y lingüístico la ciudad de Madrid, con modalidades propias en algunas áreas radicadas en Asturias, Aragón, Murcia, áreas de Andalucía Occidental (Sevilla, por ejemplo) y alrededor de la provincia de Burgos.


title: Lengua de signos española

text: La inteligibilidad mutua con el resto de las variedades de lenguas de signos empleadas en España, incluso con la lengua gestual portuguesa, es generalmente aceptable, debido a su gran semejanza léxica. No obstante, la lengua de signos catalana (LSC), la lengua de signos valenciana (LSCV), así como las variedades andaluza oriental (Granada, Almería y Jaén), canaria, gallega y vasca son especialmente peculiares (entre el 10 y el 30 % de diferencia en el uso de los sustantivos, según cada caso). Únicamente la LSC y la LSCV tienen una semejanza léxica por debajo del 75 % de media con el resto las variantes españolas, por lo que algunos las consideran lenguas en lugar de dialectos.