title: Langage de vérification de matériel
text: # Langage de vérification de matériel
  
  Un langage de vérification de matériel (anglais : Hardware verification language, ou HVL) est un langage permettant de vérifier et valider un circuit défini dans un langage de description de matériel (HDL).
  
  SystemVerilog est par exemple un HVL pour Verilog ; ce langage est notamment supporté par le logiciel libre Verilator.
  
  La méthodologie de vérification universelle (anglais : Universal Verification Methodology, ou UVM), est décrite dans le standard IEEE 1800.2-2020, et peut être effectuée à l'aide du module en langage Python pyuvm.
  
  