So, those additional circuit can also consume additional power and as I said this clock network when you design we are seen this earlier in much more detail, we try to balance the delay so that we have 0 skew clock network, at least up to a level you can ensure that the clock signals reach all the n terminals at the same time.
எனவே, அந்த கூடுதல் சர்க்யூட் கூடுதல் சக்தியையும் நுகரக்கூடும், மேலும் இந்த கடிகார நெட்வொர்க்கை நீங்கள் வடிவமைக்கும்போது நாம் இதை முன்பே விரிவாகக் காணடதை போல, தாமதத்தை சமப்படுத்த முயற்சிக்கிறோம், இதனால் எங்களுக்கு 0 வளைவு கடிகார நெட்வொர்க் உள்ளது, குறைந்தபட்சம் ஒரு வரை கடிகார சமிக்ஞைகள் எல்லா n முனையங்களையும் ஒரே நேரத்தில் அடைவதை நீங்கள் உறுதிப்படுத்த முடியும்.