So, those additional circuit can also consume additional power and as I said this clock network when you design we are seen this earlier in much more detail, we try to balance the delay so that we have 0 skew clock network, at least up to a level you can ensure that the clock signals reach all the n terminals at the same time.
അതിനാൽ, ആ അധിക സർക്യൂട്ടിന് അധിക പവർ ഉപയോഗിക്കാനും കഴിയും, ഞാൻ പറഞ്ഞതുപോലെ ഈ ക്ലോക്ക് നെറ്റ് വർക്ക് നിങ്ങൾ രൂപകൽപ്പന ചെയ്യുമ്പോൾ ഞങ്ങൾ ഇത് കൂടുതൽ വിശദമായി കാണും, ഡിലെ ഞങ്ങൾ സന്തുലിതമാക്കാൻ ശ്രമിക്കുന്നു, അങ്ങനെ ഞങ്ങൾക്ക് 0 സ് ക്യൂ ക്ലോക്ക് നെറ്റ് വർക്ക് ഉണ്ട്, ക്ലോക്ക് സിഗ്നലുകൾ എല്ലാ n ടെർമിനലുകളിലും ഒരേ സമയം എത്തുന്നുവെന്ന് നിങ്ങൾക്ക് ഉറപ്പാക്കാം.