So, those additional circuit can also consume additional power and as I said this clock network when you design we are seen this earlier in much more detail, we try to balance the delay so that we have 0 skew clock network, at least up to a level you can ensure that the clock signals reach all the n terminals at the same time.
તેથી, તે વધારાની સર્કિટ વધારાની વીજળીનો પણ ઉપયોગ કરી શકે છે અને જેમ મેં કહ્યું હતું કે આ ક્લોક નેટવર્ક જ્યારે તમે ડિઝાઇન કરો છો ત્યારે આપણે આને પહેલા વધુ વિગતવાર જોયું છે, આપણે વિલંબને સંતુલિત કરવાનો પ્રયાસ કરીએ છીએ જેથી આપણી પાસે 0 ત્રાંસી ક્લોક નેટવર્ક હોય, ઓછામાં ઓછું એક સુધી સ્તર તમે ખાતરી કરી શકો છો કે ઘડિયાળના સંકેતો એક જ સમયે તમામ n ટર્મિનલ સુધી પહોંચે છે.