If you clock gating then possibly the task of testing will become more difficult; because if due to some error in that gate the clock all together stops from reaching sub circuit, then I will have no way to test that sub circuit.
നിങ്ങൾ ക്ലോക്ക് ഗേറ്റിംഗ് നടത്തുകയാണെങ്കിൽ, ഒരുപക്ഷേ ടെസ്റ്റിംഗ് ടാസ് ക് കൂടുതൽ ബുദ്ധിമുട്ടായിരിക്കും; കാരണം ആ ഗേറ്റിലെ എന്തെങ്കിലും പിശക് കാരണം ക്ലോക്ക് എല്ലാം ചേർന്ന് സബ് സർക്യൂട്ടിൽ എത്തുന്നത് നിർത്തുകയാണെങ്കിൽ, ആ സബ് സർക്യൂട്ട് ടെസ്റ്റ് ചെയ്യാൻ എനിക്ക് മാർഗമില്ല.