So, the first constraint is like this; this is the maximum delay constraint what it says, we told you about, the total logic circuit delay, the setup time delay, then you take care of this skew and jitter of the receiving clock, your time period should be at least greater than equal to this.
எனவே, முதல் தடை இது போன்றது; இது அதிகபட்ச தாமதக் கட்டுப்பாடு, மொத்த லாஜிக் சர்க்யூட் தாமதம், அமைவு நேர தாமதம், பின்னர் பெறும் கடிகாரத்தின் இந்த வளைவு மற்றும் நடுக்கத்தை கவனிக்கிறோம், கால அளவு குறைந்தது இதற்கு சமமாக இருக்க வேண்டும்.