So, here the motivation I have already talked about earlier also, so we mention that in today's VLSI chips interconnects contribute significantly to the total signal delay, because of 2 things you see, because of the scaling down of feature sizes, the transistors are becoming smaller, gates are also becoming smaller, their switching speeds are increasing, so gates are becoming faster, but if you think of the interconnecting wires, they are, they are becoming thinner.
इसलिए, यहाँ पर मैंने पहले से ही प्रेरणा के बारे में भी बात की है, इसलिए हम उल्लेख करते हैं कि आज के वीएलएसआई चिप्स इंटरकनेक्टस कुल सिग्नल डिले में दो कारणों से महत्वपूर्ण योगदान देते हैं, आप देखते हैं, क्योंकि फीचर के आकार में गिरावट के कारण, ट्रांजिस्टर छोटे होते जा रहे हैं। गेट भी छोटे होते जा रहे हैं, उनकी स्विचिंग गति बढ़ रही है, इसलिए गेट तेजी से बन रहे हैं, लेकिन अगर आप इंटरकनेक्टिंग तारों के बारे में सोचते हैं, तो वे थिनर होते जा रहे हैं।