So, previously we had a single module with a delay of D and the inputs were coming to that. So, if the delay is D.
இரண்டாவது தொகுதியிலும் மூன்றாவது தொகுதியிலும் முறையே D2 மற்றும் D3 என்ற காலதாமதம் இருப்பதாக எடுத்துக்கொள்வோம். முன்னதாக, மூன்றும் இணைந்து ஒரே தொகுதியாக இருக்கும்பட்சத்தில் D என்ற காலதாமதம் இருந்தது.