તેથી, લોજિકના ઇનપુટથી આઉટપુટ ડિલેનો અડધો ભાગ ઇન્ ટરકનેક્શનને કારણે અને અડધો ભાગ ગેટ ડિલેને કારણે થશે.
इसलिए, लॉजिक के आउटपुट में देरी के लिए इनपुट का आधा इंटरकनेक्ट के कारण होगा, और आधा गेट की देरी के कारण।