So, the idea is that you are laying out your clock network in such a way that automatically the delay from the clock source and the clock terminal points become approximately equal.
તેથી, વિચાર એ છે કે તમે તમારા ક્લૉક નેટવર્કને એવી રીતે મૂકી રહ્યા છો કે જેથી ક્લૉકના સ્ત્રોતમાંથી અને ક્લૉકના ટર્મિનલ પોઇન્ટમાંથી ડિલે આપમેળે લગભગ સમાન બની જાય.