તેથી, લોજિકના ઇનપુટથી આઉટપુટ ડિલેનો અડધો ભાગ ઇન્ ટરકનેક્શનને કારણે અને અડધો ભાગ ગેટ ડિલેને કારણે થશે.
எனவே, தர்க்கத்தின் வெளியீட்டு தாமதத்திற்கான உள்ளீட்டில் பாதி ஒன்று ஒன்றுக்கொன்று இணைப்புகள் காரணமாகவும், பாதி கேட் தாமதம் காரணமாகவும் இருக்கும்.