So we would expect that, if I reduce a gate delay, my path delay or circuit delay should also reduce, but here it is happening the other way round.
അതിനാൽ, ഞാൻ ഒരു ഗേറ്റ് ഡിലേയ് കുറയ്ക്കുകയാണെങ്കിൽ, എന്റെ പാത ഡിലേയ് അല്ലെങ്കിൽ സർക്യൂട്ട് ഡിലേയ് കുറയുമെന്ന് ഞങ്ങൾ പ്രതീക്ഷിക്കുന്നു, പക്ഷേ ഇവിടെ അത് നേരെ മറിച്ചാണ് സംഭവിക്കുന്നത്.