Loosely speaking, this kind of a approach can be used for scenarios where you need a large number of clock terminals, and they are all arranged regularly all across the chip like for example, in a gate array or an FPGA, but also you can use this for the 2 level, as I had said, you have a clock tree which feeds a grid or a mesh, you can have the H tree as the first level tree.
છૂટથી કહું તો આ પ્રકારના અભિગમનો ઉપયોગ એવા દૃશ્યો માટે થઈ શકે છે જ્યાં તમને મોટી સંખ્યામાં ક્લૉક ટર્મિનલની જરૂર હોય, અને તે બધા ચિપ પર નિયમિત રીતે ગોઠવાયેલા હોય છે, ઉદાહરણ તરીકે, ગેટ એરે અથવા FPGA માં, પણ આ તમે 2 લેવલ માટે ઉપયોગ કરી શકો છો, જેમ મેં કહ્યું હતું, તમારી પાસે ક્લૉક ટ્રી છે જે ગ્રીડ અથવા મેશને ફીડ કરે છે, તમે H ટ્રીને પ્રથમ લેવલના ટ્રી તરીકે રાખી શકો છો.