Similarly s is also an array, but the input carry cy_in and the output cy4 they are single bit, and intermediate connections like if you look at this full adder again there were 3 intermediate connections between the full adders.
இதேபோல் s ஒரு வரிசையாகும், ஆனால் உள்ளீடு cy_in மற்றும் வெளியீடு cy4 ஆகியவை ஒற்றை பிட் ஆகும், மேலும் இந்த முழு சேர்பானை மீண்டும் பார்த்தால் இடைநிலை இணைப்புகள் முழு சேர்ப்பான் இடையே 3 இடைநிலை இணைப்புகள் இருந்தன.