Проведено исследование аппаратных реализаций матричного и табличного алгоритмов вычисления контрольной суммы CRC32 на ПЛИС Cyclone фирмы Altera макета SDK-6.1 на основе сравнения блоков вычисления CRC32 по занимаемым логическим ячейкам и временным задержкам.
контрольная сумма, табличный алгоритм, матричный алгоритм, аппаратная реализация, логическая ячейка