В статье рассмотрены вопросы реализации помехоустойчивых блоковых кодов, в частности, кодов Рида-Соломона, средствами современных микропроцессоров. Описаны способы повышения производительности вычислений за счет архитектурных особенностей одного класса процессоров и предложены рекомендации для получения оптимальной по скорости вычисления программы и предварительного оценивания ее быстродействия. Показано использование предложенных рекомендаций на примере двух наиболее вычислительно затратных участков алгоритмов кодирования и декодирования на базе отечественных процессоров серии «Мультикор». Предложенные рекомендации позволят повысить пропускную способность каналов передачи информации на железнодорожном транспорте за счет принципиальной возможности реализации наиболее эффективных, но алгоритмически сложных кодов.
помехоустойчивый код, цифровая связь, микропроцессор, ассемблер, эффективное программирование