В статье рассмотрена задача формирования тестовой последовательности, обеспечивающей максимальную переключательную активность для всех блоков процессора. Предложена математическая модель максимизации целевой функции переключательной активности с использованием генетического алгоритма, для параллельного запуска которого рассмотрена модифицированная архитектура островной модели на основе клеточного автомата. Теоретически обоснована реализация операторов скрещивания, мутации и миграции. При помощи алгоритма сформирована тестовая последовательность для разрабатываемого VLIW DSP процессора с RISC архитектурой.
верификация вычислительных ядер, процессоры, энергопотребление, генетический алгоритм, клеточные автоматы, параллельные алгоритмы