Puma (microarquitectura)
La Familia Puma (16h segunda generación) es una microarquitectura de bajo consumo diseñada por AMD para sus APU. Es el sucesor de Jaguar como una versión de segunda generación, apunta al mismo mercado, y pertenece a la misma familia de arquitectura AMD 16h. La línea de procesadores Beema está dirigida a notebooks de bajo consumo, y Mullins apuntan al sector de las tabletas.

Diseño 
Los núcleos de Puma usan la misma microarquitectura de Jaguar, y hereda su diseño:

 Ejecución fuera de orden y Ejecución especulativa, hasta 4 núcleos de CPU
 Two-way integer execution
 Two-way 128-bit wide floating-point and packed integer execution
 Integer hardware divider
 Puma no posee la característica clustered multi-thread (CMT), lo que significa que no hay "módulos"
 Puma no posee la característica Heterogeneous System Architecture o Copia cero
 Instrucciones L1 de 32 KiB + 32 KiB de datos L1 cache por núcleo
 Caché L2 unificada de 1–2 MiB compartida por dos o cuatro núcleos
 Canal de controlador de memoria integrando, soportando DDR3L de 64 bit
 3.1 mm² de área por núcleo

Instrucciones soportadas 
Al igual que Jaguar, Puma soporta el siguiente conjunto de instrucciones: MMX, SSE, SSE2, SSE3, SSSE3, SSE4a, SSE4.1, SSE4.2, AVX, F16C, CLMUL, AES, BMI1, MOVBE (instrucción Move Big-Endian), XSAVE/XSAVEOPT, ABM (POPCNT/LZCNT), y AMD-V.

Mejoras sobre Jaguar 

 Reducción de pérdidas del núcleo de la CPU del 19% a 1,2 V
 38% de reducción de pérdidas de GPU
 Reducción de 500 mW de energía del controlador de memoria
Reducción de 200 mW de energía de la interfaz de pantalla
Temperatura del chasis toma en cuenta turbo boost
 Aumento de poder selectivo según las necesidades de la aplicación (intelligent boost)
 Soporte para ARM TrustZone a través del procesador Cortex-A5 
 Soporte para memoria DDR3L-1866

Puma+ 
AMD lanza una revisión del núcleo de Puma llamado Puma+,  released a revision of Puma core, Puma+, como parte de la plataforma Carrizo-L en 2015. Las diferencias en la microarquitectura de la CPU no están claras. Puma + presentó 2 o 4 núcleos hasta 2.5GHz y requirió nuevo Socket FP4.

Procesadores

Escritorio/móvil (Beema)

Tablet (Mullins)

Referencias

Enlaces externos 

 Software Optimization Guide for Family 16h Processors
 2014 AMD Low-Power Mobile APUs
 Jaguar presentation (video) at ISSCC 2013
 Discussion initiated on RWT forums by Jeff Rupley, Chief Architect of the Jaguar core
 BKDG for Family 16h Models 00h-0Fh Processors
 Revision Guide for Family 16h Models 00h-0Fh Processors (Jaguar)
 Revision Guide for Family 16h Models 30h-3Fh Processors (Puma)

Microprocesadores AMD x86
Microarquitecturas de Advanced Micro Devices
La Familia Puma ( 16h segunda generación ) es una microarquitectura de bajo consumo diseñada por AMD para sus APU . Es el sucesor de Jaguar como una versión de segunda generación , apunta al mismo mercado , y pertenece a la misma familia de arquitectura AMD . La línea de procesadores Beema está dirigida a notebooks de bajo consumo , y Mullins apuntan al sector de las tabletas . Diseño Los núcleos de Puma usan la misma microarquitectura de Jaguar , y hereda su diseño : Ejecución fuera de orden y Ejecución especulativa , hastanúcleos de CPU Two-way integer execution Two-waybit wide floating-point and packed integer execution Integer hardware divider Puma no posee la característica clustered multi-thread ( CMT ) , lo que significa que no hay " módulos " Puma no posee la característica Heterogeneous System Architecture o Copia cero Instrucciones L1 deKiB +KiB de datos L1 cache por núcleo Caché L2 unificada de2 MiB compartida por dos o cuatro núcleos Canal de controlador de memoria integrando , soportando DDR3L debit 1 mm² de área por núcleo Instrucciones soportadas Al igual que Jaguar , Puma soporta el siguiente conjunto de instrucciones : MMX , SSE , SSE2 , SSE3 , SSSE3 , SSE4a , SSE4.1 , SSE4.2 , AVX , F16C , CLMUL , AES , BMI1 , MOVBE ( instrucción Move Big-Endian ) , XSAVE/XSAVEOPT , ABM ( POPCNT/LZCNT ) , y AMD-V . Mejoras sobre Jaguar Reducción de pérdidas del núcleo de la CPU del a2 V de reducción de pérdidas de GPU Reducción demW de energía del controlador de memoria Reducción demW de energía de la interfaz de pantalla Temperatura del chasis toma en cuenta turbo boost Aumento de poder selectivo según las necesidades de la aplicación ( intelligent boost ) Soporte para ARM TrustZone a través del procesador Cortex-A5 Soporte para memoria DDR3L-1866 Puma+ AMD lanza una revisión del núcleo de Puma llamado Puma+ , released a revision of Puma core , Puma+ , como parte de la plataforma Carrizo-L en Las diferencias en la microarquitectura de la CPU no están claras . Puma + presentóonúcleos hasta5GHz y requirió nuevo Socket FP4 . Procesadores Escritorio/móvil ( Beema ) Tablet ( Mullins ) Referencias Enlaces externos Software Optimization Guide for Family Processors AMD Low-Power Mobile APUs Jaguar presentation ( video ) at ISSCC Discussion initiated on RWT forums by Jeff Rupley , Chief Architect of the Jaguar core BKDG for Family Models-0Fh Processors Revision Guide for Family Models-0Fh Processors ( Jaguar ) Revision Guide for Family Models-3Fh Processors ( Puma ) Microprocesadores AMD x86 Microarquitecturas de Advanced Micro Devices