Delta delay
Delta delay används inom simulering av HDL kod (till exenpel VHDL) där alla element har 0 ns i fördröjning. För varje signaltilldelning insätts en delta delay för att modellen ska kunna behålla den sekventiella ordningen för hur signaltilldelningarna utförs.

Se även 
Verilog

Referenser 

Hårdvarubeskrivande språk
Datorteknik
Elektronik
Digitalteknik
Delta delay används inom simulering av HDL kod ( till exenpel VHDL ) där alla element harns i fördröjning . För varje signaltilldelning insätts en delta delay för att modellen ska kunna behålla den sekventiella ordningen för hur signaltilldelningarna utförs . Se även Verilog Referenser Hårdvarubeskrivande språk Datorteknik Elektronik Digitalteknik