Frequency divider
ಗಡಿಯಾರ ವಿಭಾಜಕ ಅಥವಾ ಸ್ಕೇಲರ್ ಅಥವಾ ಪ್ರಿಸ್ಕೇಲರ್ ಎಂದೂ ಕರೆಯಲಾಗುವ ಆವರ್ತನ ವಿಭಾಜಕವು ಆವರ್ತನದ ಇನ್ಪುಟ್ ಸಂಕೇತವನ್ನು ತೆಗೆದುಕೊಳ್ಳುವ ಮತ್ತು ಆವರ್ತನದ ಔಟ್ಪುಟ್ ಸಂಕೇತವನ್ನು ಉತ್ಪಾದಿಸುವ ಒಂದು ಸರ್ಕ್ಯೂಟ್ ಆಗಿದೆ. ಫೇಸ್-ಲಾಕ್ಡ್ ಲೂಪ್ ಫ್ರೀಕ್ವೆನ್ಸಿ ಸಿಂಥಸೈಜರ್ಗಳು ರೆಫರೆನ್ಸ್ ಫ್ರೀಕ್ವೆನ್ಸಿಯ ಮಲ್ಟಿಪಲ್ ಆಗಿರುವ ಫ್ರೀಕ್ವೆನ್ಸಿಯನ್ನು ಉತ್ಪಾದಿಸಲು ಫ್ರೀಕ್ವೆನ್ಸಿ ಡಿವೈಡರ್ಗಳನ್ನು ಬಳಸುತ್ತವೆ. ಅನಲಾಗ್ ಮತ್ತು ಡಿಜಿಟಲ್ ಅಪ್ಲಿಕೇಶನ್ಗಳೆರಡಕ್ಕೂ ಆವರ್ತನ ವಿಭಾಜಕಗಳನ್ನು ಕಾರ್ಯಗತಗೊಳಿಸಬಹುದು. ಅನಲಾಗ್ ಅನಲಾಗ್ ಆವರ್ತನ ವಿಭಾಜಕಗಳು ಕಡಿಮೆ ಸಾಮಾನ್ಯವಾಗಿವೆ ಮತ್ತು ಹೆಚ್ಚಿನ ಆವರ್ತನಗಳಲ್ಲಿ ಮಾತ್ರ ಬಳಸಲ್ಪಡುತ್ತವೆ. ಆಧುನಿಕ ಐಸಿ ತಂತ್ರಜ್ಞಾನಗಳಲ್ಲಿ ಅಳವಡಿಸಲಾಗಿರುವ ಡಿಜಿಟಲ್ ಡಿವೈಡರ್ಗಳು ಹತ್ತಾರು ಗಿಗಾಹರ್ಟ್ಝ್ ವರೆಗೆ ಕಾರ್ಯನಿರ್ವಹಿಸಬಲ್ಲವು. ಮಿಲ್ಲರ್ ಆವರ್ತನ ವಿಭಾಜಕ ಎಂದೂ ಕರೆಯಲಾಗುವ ಪುನರುತ್ಪಾದಕ ಆವರ್ತನ ವಿಭಾಜಕವು ಮಿಕ್ಸರ್ನಿಂದ ಪ್ರತಿಕ್ರಿಯೆ ಸಂಕೇತದೊಂದಿಗೆ ಇನ್ಪುಟ್ ಸಂಕೇತವನ್ನು ಬೆರೆಸುತ್ತದೆ. ಪ್ರತಿಕ್ರಿಯೆಯ ಸಂಕೇತವಾಗಿದೆ. ಇದು ಮಿಕ್ಸರ್ನ ಔಟ್ಪುಟ್ನಲ್ಲಿ ಮೊತ್ತ ಮತ್ತು ವ್ಯತ್ಯಾಸದ ಆವರ್ತನಗಳನ್ನು ಉತ್ಪಾದಿಸುತ್ತದೆ. ಲೋ ಪಾಸ್ ಫಿಲ್ಟರ್ ಹೆಚ್ಚಿನ ಆವರ್ತನವನ್ನು ತೆಗೆದುಹಾಕುತ್ತದೆ, ಮತ್ತು ಆವರ್ತನವನ್ನು ವರ್ಧಿಸಲಾಗುತ್ತದೆ ಮತ್ತು ಮಿಕ್ಸರ್ಗೆ ಮರಳಿ ನೀಡಲಾಗುತ್ತದೆ. ಇಂಜೆಕ್ಷನ್-ಲಾಕ್ ಮಾಡಲಾದ ಒಂದು ಮುಕ್ತ-ಚಾಲನೆಯಲ್ಲಿರುವ ಆಂದೋಲಕವು ಸ್ವಲ್ಪ ಪ್ರಮಾಣದ ಹೆಚ್ಚಿನ-ಆವರ್ತನದ ಸಂಕೇತವನ್ನು ಹೊಂದಿರುತ್ತದೆ, ಇದು ಇನ್ಪುಟ್ ಸಂಕೇತದೊಂದಿಗೆ ಹಂತ ಹಂತವಾಗಿ ಆಂದೋಲನಗೊಳ್ಳುತ್ತದೆ. ಅಂತಹ ಆವರ್ತನ ವಿಭಾಜಕಗಳು ದೂರದರ್ಶನದ ಅಭಿವೃದ್ಧಿಯಲ್ಲಿ ಅತ್ಯಗತ್ಯವಾಗಿದ್ದವು. ಇದು ಇಂಜೆಕ್ಷನ್ ಲಾಕ್ ಮಾಡಲಾದ ಆಂದೋಲಕದಂತೆಯೇ ಕಾರ್ಯನಿರ್ವಹಿಸುತ್ತದೆ. ಇಂಜೆಕ್ಷನ್-ಲಾಕ್ಡ್ ಫ್ರೀಕ್ವೆನ್ಸಿ ಡಿವೈಡರ್ನಲ್ಲಿ, ಇನ್ಪುಟ್ ಸಿಗ್ನಲ್ನ ಆವರ್ತನವು ಆಸಿಲೇಟರ್ನ ಮುಕ್ತ-ಚಾಲನೆಯಲ್ಲಿರುವ ಆವರ್ತನದ ಬಹು (ಅಥವಾ ಭಾಗ) ಆಗಿರುತ್ತದೆ. ಈ ಆವರ್ತನ ವಿಭಾಜಕಗಳು ಬ್ರಾಡ್ಬ್ಯಾಂಡ್ ಸ್ಥಿರ (ಅಥವಾ ಫ್ಲಿಪ್-ಫ್ಲಾಪ್-ಆಧಾರಿತ) ಆವರ್ತನ ವಿಭಾಜಕಗಳಿಗಿಂತ ಕಡಿಮೆ ಶಕ್ತಿಯಾಗಿದ್ದರೂ, ನ್ಯೂನತೆಯೆಂದರೆ ಅವುಗಳ ಕಡಿಮೆ ಲಾಕಿಂಗ್ ವ್ಯಾಪ್ತಿಯಾಗಿದೆ. ಐಎಲ್ಎಫ್ಡಿ ಲಾಕಿಂಗ್ ವ್ಯಾಪ್ತಿಯು ಆಂದೋಲಕ ತೊಟ್ಟಿಯ ಗುಣಮಟ್ಟದ ಅಂಶಕ್ಕೆ (ಕ್ಯೂ) ವಿಲೋಮ ಅನುಪಾತದಲ್ಲಿರುತ್ತದೆ. ಇಂಟಿಗ್ರೇಟೆಡ್ ಸರ್ಕ್ಯೂಟ್ ವಿನ್ಯಾಸಗಳಲ್ಲಿ, ಇದು ಐಎಲ್ಎಫ್ಡಿಯನ್ನು ಪ್ರಕ್ರಿಯೆಯ ವ್ಯತ್ಯಾಸಗಳಿಗೆ ಸೂಕ್ಷ್ಮವಾಗಿಸುತ್ತದೆ. ಡ್ರೈವಿಂಗ್ ಸರ್ಕ್ಯೂಟ್ನ ಟ್ಯೂನಿಂಗ್ ವ್ಯಾಪ್ತಿಯನ್ನು ಖಚಿತಪಡಿಸಿಕೊಳ್ಳಲು ಕಾಳಜಿ ವಹಿಸಬೇಕು (ಉದಾಹರಣೆಗೆ, ವೋಲ್ಟೇಜ್-ನಿಯಂತ್ರಿತ ಆಂದೋಲಕ) ಐಎಲ್ಎಫ್ಡಿಯ ಇನ್ಪುಟ್ ಲಾಕಿಂಗ್ ವ್ಯಾಪ್ತಿಯೊಳಗೆ ಬರಬೇಕು. ಡಿಜಿಟಲ್ ಪವರ್-ಆಫ್-2 ಪೂರ್ಣಾಂಕ ವಿಭಾಗಕ್ಕೆ, ಇನ್ಪುಟ್ ಸಿಗ್ನಲ್ನಿಂದ ಕ್ಲಾಕ್ ಮಾಡಲಾದ ಸರಳ ಬೈನರಿ ಕೌಂಟರ್ ಅನ್ನು ಬಳಸಬಹುದು. ಕನಿಷ್ಠ-ಮಹತ್ವದ ಔಟ್ಪುಟ್ ಬಿಟ್ ಇನ್ಪುಟ್ ಗಡಿಯಾರದ ದರದಲ್ಲಿ 1/2, ಮುಂದಿನ ಬಿಟ್ 1/4 ದರದಲ್ಲಿ, ಮೂರನೇ ಬಿಟ್ 1/8 ದರದಲ್ಲಿ ಬದಲಾಗುತ್ತದೆ. ಫ್ಲಿಪ್ ಫ್ಲಾಪ್ಗಳ ಜೋಡಣೆಯು ಪೂರ್ಣಾಂಕ-n ವಿಭಜನೆಗೆ ಒಂದು ಶ್ರೇಷ್ಠ ವಿಧಾನವಾಗಿದೆ. ಅಂತಹ ವಿಭಜನೆಯು ಆವರ್ತನ ಮತ್ತು ಹಂತವು ತಾಪಮಾನ ಸೇರಿದಂತೆ ಪರಿಸರದ ವ್ಯತ್ಯಾಸಗಳ ಮೇಲೆ ಮೂಲಕ್ಕೆ ಸುಸಂಬದ್ಧವಾಗಿದೆ. ಪ್ರತಿ ಫ್ಲಿಪ್-ಫ್ಲಾಪ್ ಅನ್ನು 2 ರಿಂದ ಭಾಗಿಸುವ ಸರಣಿಯು ಅತ್ಯಂತ ಸುಲಭವಾದ ಸಂರಚನೆಯಾಗಿದೆ. ಇವುಗಳಲ್ಲಿ ಮೂರರ ಸರಣಿಗೆ, ಅಂತಹ ವ್ಯವಸ್ಥೆಯು 8ರಿಂದ ಭಾಗಿಸಲ್ಪಡುತ್ತದೆ. ಫ್ಲಿಪ್-ಫ್ಲಾಪ್ಗಳ ಸರಪಳಿಗೆ ಹೆಚ್ಚುವರಿ ತರ್ಕ ದ್ವಾರಗಳನ್ನು ಸೇರಿಸುವ ಮೂಲಕ, ಇತರ ವಿಭಾಗ ಅನುಪಾತಗಳನ್ನು ಪಡೆಯಬಹುದು. ಇಂಟಿಗ್ರೇಟೆಡ್ ಸರ್ಕ್ಯೂಟ್ ಲಾಜಿಕ್ ಕುಟುಂಬಗಳು ಕೆಲವು ಸಾಮಾನ್ಯ ವಿಭಾಗ ಅನುಪಾತಗಳಿಗೆ ಏಕ-ಚಿಪ್ ಪರಿಹಾರವನ್ನು ಒದಗಿಸಬಹುದು. ಡಿಜಿಟಲ್ ಸಂಕೇತವನ್ನು ಸಮ ಪೂರ್ಣಾಂಕದ ಗುಣಾಕಾರದಿಂದ ವಿಭಜಿಸುವ ಮತ್ತೊಂದು ಜನಪ್ರಿಯ ಸರ್ಕ್ಯೂಟ್ ಎಂದರೆ ಜಾನ್ಸನ್ ಕೌಂಟರ್. ಇದು ಇನ್ಪುಟ್ ಸಿಗ್ನಲ್ನಿಂದ ಕ್ಲಾಕ್ ಮಾಡಲಾದ ಶಿಫ್ಟ್ ರಿಜಿಸ್ಟರ್ ನೆಟ್ವರ್ಕ್ನ ಒಂದು ವಿಧವಾಗಿದೆ. ಕೊನೆಯ ರಿಜಿಸ್ಟರ್ನ ಪೂರಕ ಔಟ್ಪುಟ್ ಅನ್ನು ಮೊದಲ ರಿಜಿಸ್ಟರ್ನ ಇನ್ಪುಟ್ಗೆ ಹಿಂತಿರುಗಿಸಲಾಗುತ್ತದೆ. ಔಟ್ಪುಟ್ ಸಿಗ್ನಲ್ ಅನ್ನು ಒಂದು ಅಥವಾ ಹೆಚ್ಚಿನ ರಿಜಿಸ್ಟರ್ ಔಟ್ಪುಟ್ಗಳಿಂದ ಪಡೆಯಲಾಗುತ್ತದೆ. ಉದಾಹರಣೆಗೆ, 3-ರಿಜಿಸ್ಟರ್ ಜಾನ್ಸನ್ ಕೌಂಟರ್ನೊಂದಿಗೆ ಡಿವೈಡ್-ಬೈ-6 ಡಿವೈಡರ್ ಅನ್ನು ನಿರ್ಮಿಸಬಹುದು. ಕೌಂಟರ್ ನ ಆರು ಮಾನ್ಯ ಮೌಲ್ಯಗಳು 000,100,110,111,011, ಮತ್ತು 001 ಆಗಿವೆ. ಪ್ರತಿ ಬಾರಿ ಇನ್ಪುಟ್ ಸಿಗ್ನಲ್ ಜಾಲಬಂಧವನ್ನು ಗಡಿಯಾರ ಮಾಡುವಾಗ ಈ ಮಾದರಿಯು ಪುನರಾವರ್ತನೆಯಾಗುತ್ತದೆ. ಪ್ರತಿ ರೆಜಿಸ್ಟರ್ನ ಔಟ್ಪುಟ್ ರೆಜಿಸ್ಟರ್ಗಳ ನಡುವೆ 120° ಹಂತದ ಶಿಫ್ಟ್ನೊಂದಿಗೆ f/6 ಚದರ ತರಂಗವಾಗಿದೆ. ಹೆಚ್ಚುವರಿ ಪೂರ್ಣಾಂಕ ವಿಭಾಜಕಗಳನ್ನು ಒದಗಿಸಲು ಹೆಚ್ಚುವರಿ ರೆಜಿಸ್ಟರ್ಗಳನ್ನು ಸೇರಿಸಬಹುದು. ಮಿಶ್ರ ಸಂಕೇತ (ವರ್ಗೀಕರಣಃ ಅಸಿಂಕ್ರೋನಸ್ ಸೀಕ್ವೆನ್ಷಿಯಲ್ ಲಾಜಿಕ್) ಡಿ ಫ್ಲಿಪ್-ಫ್ಲಾಪ್ಗಳ ಜೋಡಣೆಯು ಪೂರ್ಣಾಂಕ-ಎನ್ ವಿಭಾಗಕ್ಕೆ ಒಂದು ಶ್ರೇಷ್ಠ ವಿಧಾನವಾಗಿದೆ. ಅಂತಹ ವಿಭಜನೆಯು ಆವರ್ತನ ಮತ್ತು ಹಂತವು ತಾಪಮಾನ ಸೇರಿದಂತೆ ಪರಿಸರದ ವ್ಯತ್ಯಾಸಗಳ ಮೇಲೆ ಮೂಲಕ್ಕೆ ಸುಸಂಬದ್ಧವಾಗಿದೆ. ಪ್ರತಿ ಡಿ ಫ್ಲಿಪ್-ಫ್ಲಾಪ್ ಅನ್ನು 2 ರಿಂದ ಭಾಗಿಸುವ ಸರಣಿಯು ಅತ್ಯಂತ ಸುಲಭವಾದ ಸಂರಚನೆಯಾಗಿದೆ. ಇವುಗಳಲ್ಲಿ ಮೂರರ ಸರಣಿಗೆ, ಅಂತಹ ವ್ಯವಸ್ಥೆಯು 8ರಿಂದ ಭಾಗಿಸಲ್ಪಡುತ್ತದೆ. ಹೆಚ್ಚು ಸಂಕೀರ್ಣವಾದ ಸಂರಚನೆಗಳು ಕಂಡುಬಂದಿವೆ, ಅವು 5ರಿಂದ ಭಾಗಿಸುವಂತಹ ಬೆಸ ಅಂಶಗಳನ್ನು ಸೃಷ್ಟಿಸುತ್ತವೆ. ಈ ಅಥವಾ ಅಂತಹುದೇ ಆವರ್ತನ ವಿಭಾಗ ಕಾರ್ಯಗಳನ್ನು ಕಾರ್ಯಗತಗೊಳಿಸುವ ಸ್ಟ್ಯಾಂಡರ್ಡ್, ಕ್ಲಾಸಿಕ್ ಲಾಜಿಕ್ ಚಿಪ್ಗಳಲ್ಲಿ 7456,7457,74292, ಮತ್ತು 74294 ಸೇರಿವೆ. (7400 ಸರಣಿಗಳ ಪಟ್ಟಿ ಮತ್ತು 4000 ಸರಣಿ ತರ್ಕ ಚಿಪ್ಗಳ ಪಟ್ಟಿಯನ್ನು ನೋಡಿ) ಭಿನ್ನರಾಶಿ-n ಸಂಶ್ಲೇಷಣೆಯನ್ನು ಎರಡು ಪೂರ್ಣಾಂಕ ವಿಭಾಜಕಗಳನ್ನು ಬಳಸಿಕೊಂಡು ನಿರ್ಮಿಸಬಹುದು, ಒಂದು ವಿಭಜಕ-n, ಮತ್ತು ಒಂದು ವಿಭಜಕ-(n + 1) ಆವರ್ತನ ವಿಭಾಜಕ. ಮಾಡ್ಯುಲಸ್ ಕಂಟ್ರೋಲರ್ನೊಂದಿಗೆ, n ಅನ್ನು ಎರಡು ಮೌಲ್ಯಗಳ ನಡುವೆ ಬದಲಾಯಿಸಲಾಗುತ್ತದೆ, ಇದರಿಂದಾಗಿ VCO ಒಂದು ಲಾಕ್ ಮಾಡಲಾದ ಆವರ್ತನ ಮತ್ತು ಇನ್ನೊಂದರ ನಡುವೆ ಬದಲಾಗುತ್ತದೆ. ಎರಡು ಲಾಕ್ ಮಾಡಲಾದ ಆವರ್ತನಗಳ ಸರಾಸರಿ ಸಮಯದ ಆವರ್ತನದಲ್ಲಿ ವಿ. ಸಿ. ಓ ಸ್ಥಿರಗೊಳ್ಳುತ್ತದೆ. ಆವರ್ತನ ವಿಭಾಜಕವು ಎರಡು ವಿಭಾಜಕ ಮೌಲ್ಯಗಳಲ್ಲಿ ಕಳೆಯುವ ಸಮಯದ ಶೇಕಡಾವಾರು ಪ್ರಮಾಣವನ್ನು ಬದಲಿಸುವ ಮೂಲಕ, ಲಾಕ್ ಮಾಡಲಾದ ವಿ. ಸಿ. ಓ. ಯ ಆವರ್ತನವನ್ನು ಬಹಳ ಸೂಕ್ಷ್ಮವಾದ ಗ್ರ್ಯಾನ್ಯುಲಾರಿಟಿಯೊಂದಿಗೆ ಆಯ್ಕೆ ಮಾಡಬಹುದು. ಡೆಲ್ಟಾ-ಸಿಗ್ಮಾ n ನಿಂದ ಭಾಗಿಸುವ ಮತ್ತು (n + 1) ನಿಂದ ಭಾಗಿಸುವ ಅನುಕ್ರಮವು ನಿಯತಕಾಲಿಕವಾಗಿದ್ದರೆ, ಬಯಸಿದ ಆವರ್ತನದ ಜೊತೆಗೆ ವಿಸಿಒ ಔಟ್ಪುಟ್ನಲ್ಲಿ ನಕಲಿ ಸಂಕೇತಗಳು ಕಾಣಿಸಿಕೊಳ್ಳುತ್ತವೆ. ಡೆಲ್ಟಾ-ಸಿಗ್ಮಾ ಫ್ರ್ಯಾಕ್ಷನಲ್-ಎನ್ ವಿಭಾಜಕಗಳು ಸಮಯ-ಸರಾಸರಿ ಅನುಪಾತಗಳನ್ನು ಕಾಪಾಡಿಕೊಳ್ಳುವಾಗ ಎನ್ ಮತ್ತು (ಎನ್ + 1) ಆಯ್ಕೆಯನ್ನು ಯಾದೃಚ್ಛಿಕಗೊಳಿಸುವ ಮೂಲಕ ಈ ಸಮಸ್ಯೆಯನ್ನು ನಿವಾರಿಸುತ್ತವೆ. ಫೇಸ್-ಲಾಕ್ಡ್ ಲೂಪ್ ಪ್ರಿಸ್ಕೇಲರ್ ಪಲ್ಸ್-ನುಂಗುವ ಕೌಂಟರ್ ಮತ್ತು ಪಲ್ಸ್-ನುಂಗುವ ಡಿವೈಡರ್ ಉಲ್ಲೇಖಗಳು ಬಾಹ್ಯ ಕೊಂಡಿಗಳು ಡೆಲ್ಟಾ-ಸಿಗ್ಮಾ ಫ್ರ್ಯಾಕ್ಷನಲ್-ಎನ್ ಸಿಂಥಸೈಜರ್ಗಳು ಎ ಸ್ಟಡಿ ಆಫ್ ಹೈ ಫ್ರೀಕ್ವೆನ್ಸಿ ರೀಜೆನರೇಟಿವ್ ಫ್ರೀಕ್ವೆನ್ಸಿ ಡಿವೈಡರ್ಗಳು ಎಲೆಕ್ಟ್ರಾನಿಕ್ ಸರ್ಕ್ಯೂಟ್ಗಳನ್ನು ಸಹ ನೋಡಿ.