Polysilicon depletion effect
ಪಾಲಿಸಿಲಿಕಾನ್ ಸವಕಳಿ ಪರಿಣಾಮವು ಪಾಲಿಸಿಲಿಕಾನ್ ಅನ್ನು ಗೇಟ್ ವಸ್ತುವಾಗಿ ಬಳಸುವ ಎಂ. ಓ. ಎಸ್. ಎಫ್. ಇ. ಟಿ ಸಾಧನಗಳ ಮಿತಿ ವೋಲ್ಟೇಜ್ನ ಅನಗತ್ಯ ಬದಲಾವಣೆಯನ್ನು ಗಮನಿಸಿದ ವಿದ್ಯಮಾನವಾಗಿದೆ, ಇದು ಎಲೆಕ್ಟ್ರಾನಿಕ್ ಸರ್ಕ್ಯೂಟ್ನ ಅನಿರೀಕ್ಷಿತ ನಡವಳಿಕೆಗೆ ಕಾರಣವಾಗುತ್ತದೆ. ಈ ವ್ಯತ್ಯಾಸದಿಂದಾಗಿ ಈ ಸಮಸ್ಯೆಯನ್ನು ಪರಿಹರಿಸಲು ಹೈ-ಕೆ ಡೈಎಲೆಕ್ಟ್ರಿಕ್ ಮೆಟಲ್ ಗೇಟ್ಸ್ (ಎಚ್. ಕೆ. ಎಂ. ಜಿ) ಅನ್ನು ಪರಿಚಯಿಸಲಾಯಿತು. ಪಾಲಿಸಿಲಿಕಾನ್ ಎಂದೂ ಕರೆಯಲಾಗುವ ಪಾಲಿಕ್ರಿಸ್ಟಲೈನ್ ಸಿಲಿಕಾನ್, ಸಣ್ಣ ಸಿಲಿಕಾನ್ ಸ್ಫಟಿಕಗಳನ್ನು ಒಳಗೊಂಡಿರುವ ಒಂದು ವಸ್ತುವಾಗಿದೆ. ಎರಡನೆಯದು ಅರೆವಾಹಕ ಎಲೆಕ್ಟ್ರಾನಿಕ್ಸ್ ಮತ್ತು ಸೌರ ಕೋಶಗಳಿಗೆ ಬಳಸುವ ಮೊಕ್ರಿಸ್ಟಲೈನ್ ಸಿಲಿಕಾನ್ನಿಂದ ಮತ್ತು ತೆಳುವಾದ ಫಿಲ್ಮ್ ಸಾಧನಗಳು ಮತ್ತು ಸೌರ ಕೋಶಗಳಿಗೆ ಬಳಸುವ ಅಸ್ಫಾಟಿಕ ಸಿಲಿಕಾನ್ನಿಂದ ಭಿನ್ನವಾಗಿದೆ. ಗೇಟ್ ಮೆಟೀರಿಯಲ್ ಆಯ್ಕೆ ಗೇಟ್ ಸಂಪರ್ಕವು ಪಾಲಿಸಿಲಿಕಾನ್ ಅಥವಾ ಲೋಹದ್ದಾಗಿರಬಹುದು, ಹಿಂದೆ ಪಾಲಿಸಿಲಿಕಾನ್ ಅನ್ನು ಲೋಹದ ಮೇಲೆ ಆಯ್ಕೆ ಮಾಡಲಾಗುತ್ತಿತ್ತು ಏಕೆಂದರೆ ಪಾಲಿಸಿಲಿಕಾನ್ ಮತ್ತು ಗೇಟ್ ಆಕ್ಸೈಡ್ (ಸಿಒಒ 2) ನಡುವಿನ ಇಂಟರ್ಫೇಸಿಂಗ್ ಅನುಕೂಲಕರವಾಗಿತ್ತು. ಆದರೆ ಪಾಲಿ-ಸಿಲಿಕಾನ್ ಪದರದ ವಾಹಕತೆಯು ತುಂಬಾ ಕಡಿಮೆಯಾಗಿದೆ ಮತ್ತು ಈ ಕಡಿಮೆ ವಾಹಕತೆಯಿಂದಾಗಿ, ಚಾರ್ಜ್ ಶೇಖರಣೆಯು ಕಡಿಮೆಯಾಗಿದ್ದು, ಇದು ಚಾನೆಲ್ ರಚನೆಯಲ್ಲಿ ವಿಳಂಬಕ್ಕೆ ಕಾರಣವಾಗುತ್ತದೆ ಮತ್ತು ಇದರಿಂದಾಗಿ ಸರ್ಕ್ಯೂಟ್ಗಳಲ್ಲಿ ಅನಗತ್ಯ ವಿಳಂಬವಾಗುತ್ತದೆ. ಪಾಲಿ ಪದರವನ್ನು ಪರಿಪೂರ್ಣ ವಾಹಕದಂತೆ ವರ್ತಿಸುವಂತೆ ಮಾಡಲು ಮತ್ತು ವಿಳಂಬವನ್ನು ಕಡಿಮೆ ಮಾಡಲು ಎನ್-ಟೈಪ್ ಅಥವಾ ಪಿ-ಟೈಪ್ ಅಶುದ್ಧತೆಯೊಂದಿಗೆ ಡೋಪ್ ಮಾಡಲಾಗುತ್ತದೆ. ಡೋಪ್ ಮಾಡಲಾದ ಪಾಲಿಸಿಲಿಕಾನ್ ಗೇಟ್ನ ಅನಾನುಕೂಲಗಳು Vgs = ಗೇಟ್ ವೋಲ್ಟೇಜ್ Vth = ಥ್ರೆಶೋಲ್ಡ್ ವೋಲ್ಟೇಜ್ n + = ಹೈಲಿ ಡೋಪ್ ಮಾಡಲಾದ N ಪ್ರದೇಶ nMOS ಟ್ರಾನ್ಸಿಸ್ಟರ್ನ ಚಿತ್ರ 1 (a) ರಲ್ಲಿ ಬಾಹ್ಯ ವಿದ್ಯುತ್ ಕ್ಷೇತ್ರದ ಅನುಪಸ್ಥಿತಿಯಿಂದಾಗಿ ಮುಕ್ತ ಬಹುಪಾಲು ವಾಹಕಗಳು ರಚನೆಯಾದ್ಯಂತ ಚದುರಿಹೋಗಿವೆ ಎಂದು ಗಮನಿಸಲಾಗಿದೆ. ಗೇಟ್ ಮೇಲೆ ಧನಾತ್ಮಕ ಕ್ಷೇತ್ರವನ್ನು ಅನ್ವಯಿಸಿದಾಗ, ಚದುರಿದ ವಾಹಕಗಳು ತಮ್ಮನ್ನು ಚಿತ್ರ 1 (ಬಿ) ನಂತೆ ಜೋಡಿಸಿಕೊಳ್ಳುತ್ತವೆ, ಎಲೆಕ್ಟ್ರಾನ್ಗಳು ಗೇಟ್ ಟರ್ಮಿನಲ್ ಕಡೆಗೆ ಹತ್ತಿರವಾಗುತ್ತವೆ ಆದರೆ ತೆರೆದ ಸರ್ಕ್ಯೂಟ್ ಸಂರಚನೆಯಿಂದಾಗಿ ಅವು ಹರಿಯಲು ಪ್ರಾರಂಭಿಸುವುದಿಲ್ಲ. ಚಾರ್ಜ್ಗಳ ಪ್ರತ್ಯೇಕತೆಯ ಪರಿಣಾಮವಾಗಿ ಪಾಲಿಸಿಲಿಕಾನ್-ಆಕ್ಸೈಡ್ ಇಂಟರ್ಫೇಸ್ನಲ್ಲಿ ಸವಕಳಿ ಪ್ರದೇಶವು ರೂಪುಗೊಳ್ಳುತ್ತದೆ, ಇದು MOSFETಗಳಲ್ಲಿ ಚಾನೆಲ್ ರಚನೆಯ ಮೇಲೆ ನೇರ ಪರಿಣಾಮ ಬೀರುತ್ತದೆ. ಎನ್ + ಪಾಲಿಸಿಲಿಕಾನ್ ಗೇಟ್ ಹೊಂದಿರುವ ಎನ್. ಎಂ. ಓ. ಎಸ್ನಲ್ಲಿ, ದಾನಿ ಅಯಾನುಗಳ (ಎನ್. ಡಿ.) (+) ವೀ ಕ್ಷೇತ್ರ ಮತ್ತು ಗೇಟ್ ಟರ್ಮಿನಲ್ನಲ್ಲಿ ಬಾಹ್ಯವಾಗಿ ಅನ್ವಯಿಸಲಾದ (+) ವೀ ಕ್ಷೇತ್ರಗಳ ಸಂಯೋಜಿತ ಪರಿಣಾಮದಿಂದ ವಾಹಿನಿ ರಚನೆಯಲ್ಲಿ ಪಾಲಿ ಸವಕಳಿ ಪರಿಣಾಮವು ಸಹಾಯ ಮಾಡುತ್ತದೆ. ಮೂಲಭೂತವಾಗಿ ಪಾಲಿಸಿಲಿಕಾನ್ನ ಮೇಲೆ (+) ವಿ ಚಾರ್ಜ್ ಮಾಡಲಾದ ಡೋನರ್ ಅಯಾನುಗಳ (ಎನ್. ಡಿ.) ಶೇಖರಣೆಯು ವಿಲೋಮ ಚಾನೆಲ್ನ ರಚನೆಯನ್ನು ಹೆಚ್ಚಿಸುತ್ತದೆ ಮತ್ತು ವಿಲೋಮ ಪದರವು ರೂಪುಗೊಂಡಾಗ, ಇದನ್ನು ಚಿತ್ರ 1 (ಬಿ) ಯಲ್ಲಿ ಕಾಣಬಹುದು, ಅಲ್ಲಿ ವಿಲೋಮ ಚಾನೆಲ್ ಅಕ್ಸೆಪ್ಟರ್ ಅಯಾನುಗಳಿಂದ (ಎನ್. ಎ.) (ಅಲ್ಪಸಂಖ್ಯಾತ ವಾಹಕಗಳು) ರೂಪುಗೊಳ್ಳುತ್ತದೆ. ಪಾಲಿಸಿಲಿಕಾನ್ ಸವಕಳಿಯು ಫ್ಯಾಬ್ರಿಕೇಶನ್ ಪ್ರಕ್ರಿಯೆಯನ್ನು ಅವಲಂಬಿಸಿ ಟ್ರಾನ್ಸಿಸ್ಟರ್ನಲ್ಲಿ ಪಾರ್ಶ್ವವಾಗಿ ಬದಲಾಗಬಹುದು, ಇದು ಕೆಲವು ಟ್ರಾನ್ಸಿಸ್ಟರ್ ಆಯಾಮಗಳಲ್ಲಿ ಗಮನಾರ್ಹವಾದ ಟ್ರಾನ್ಸಿಸ್ಟರ್ ವ್ಯತ್ಯಾಸಕ್ಕೆ ಕಾರಣವಾಗಬಹುದು. ಲೋಹದ ಗೇಟ್ಗಳನ್ನು ಪುನಃ ಪರಿಚಯಿಸಲಾಗಿದೆ ಮೇಲಿನ ಕಾರಣಕ್ಕಾಗಿ ಸ್ಕೇಲಿಂಗ್ (32-28 nm ನೋಡ್ಗಳು) ಮೇಲೆ ಸಾಧನಗಳು ಕೆಳಗಿಳಿಯುವುದರಿಂದ ಪಾಲಿ ಗೇಟ್ಗಳನ್ನು ಲೋಹದ ಗೇಟ್ಗಳಿಂದ ಬದಲಾಯಿಸಲಾಗುತ್ತಿದೆ. ಈ ಕೆಳಗಿನ ತಂತ್ರಜ್ಞಾನವನ್ನು ಹೈ-ಕೆ ಡೈಎಲೆಕ್ಟ್ರಿಕ್ ಮೆಟಲ್ ಗೇಟ್ (ಎಚ್. ಕೆ. ಎಂ. ಜಿ) ಏಕೀಕರಣ ಎಂದು ಕರೆಯಲಾಗುತ್ತದೆ. 2011 ರಲ್ಲಿ ಇಂಟೆಲ್ ವಿವಿಧ ನೋಡ್ಗಳ ತಯಾರಿಕೆ ಕಾರ್ಯವಿಧಾನಗಳ ಬಗ್ಗೆ ಪ್ರೆಸ್-ಕಿಟ್ ಅನ್ನು ಬಿಡುಗಡೆ ಮಾಡಿದೆ, ಇದು ಮೆಟಲ್ ಗೇಟ್ ತಂತ್ರಜ್ಞಾನದ ಬಳಕೆಯನ್ನು ತೋರಿಸಿದೆ. ಈ ಹಿಂದೆ ಎಂ. ಓ. ಎಸ್. ಸಾಧನಗಳಲ್ಲಿ ಡೋಪ್ ಮಾಡಲಾದ ಪಾಲಿಸಿಲಿಕಾನ್ ಅನ್ನು ಗೇಟ್ ವಸ್ತುವಾಗಿ ಆದ್ಯತೆ ನೀಡಲಾಗುತ್ತಿತ್ತು. ಪಾಲಿಸಿಲಿಕಾನ್ಗಳನ್ನು ಅವುಗಳ ಕಾರ್ಯ ಕಾರ್ಯವು ಸಿ ತಲಾಧಾರದೊಂದಿಗೆ ಹೊಂದಿಕೆಯಾಗುವಂತೆ ಬಳಸಲಾಗುತ್ತಿತ್ತು (ಇದು ಎಂ. ಓ. ಎಸ್. ಎಫ್. ಇ. ಟಿ. ಯ ಕಡಿಮೆ ಮಿತಿ ವೋಲ್ಟೇಜ್ಗೆ ಕಾರಣವಾಗುತ್ತದೆ). ಮುಖ್ಯವಾಹಿನಿಯ ಸಿ. ಎಂ. ಓ. ಎಸ್. ತಂತ್ರಜ್ಞಾನದಲ್ಲಿ ಹೈ-ಕೆ ಡೈಎಲೆಕ್ಟ್ರಿಕ್ಸ್ಗಳಾದ ಹಾಫ್ನಿಯಂ ಆಕ್ಸೈಡ್ ಅನ್ನು ಗೇಟ್ ಆಕ್ಸೈಡ್ ಆಗಿ ಸಿ. ಐ. ಓ. 2 ಡೈಎಲೆಕ್ಟ್ರಿಕ್ಸ್ ಅನ್ನು ಬದಲಾಯಿಸುತ್ತಿರುವ ಸಮಯದಲ್ಲಿ ಮೆಟಲ್ ಗೇಟ್ಗಳನ್ನು ಪುನಃ ಪರಿಚಯಿಸಲಾಯಿತು. ಗೇಟ್ ಡೈಎಲೆಕ್ಟ್ರಿಕ್ನೊಂದಿಗಿನ ಇಂಟರ್ಫೇಸ್ನಲ್ಲಿ, ಪಾಲಿಸಿಲಿಕಾನ್ ಒಂದು ಸಿಯೋಕ್ಸ್ ಪದರವನ್ನು ರೂಪಿಸುತ್ತದೆ. ಇದಲ್ಲದೆ, ಫೆರ್ಮಿ ಮಟ್ಟದ ಪಿನ್ನಿಂಗ್ ಸಂಭವಿಸುವ ಹೆಚ್ಚಿನ ಸಂಭವನೀಯತೆ ಉಳಿದಿದೆ. ಆದ್ದರಿಂದ ಡೋಪ್ಡ್ ಪಾಲಿಯ ಪರಿಣಾಮವು ಸರ್ಕ್ಯೂಟ್ ಸಿಮ್ಯುಲೇಶನ್ ಸಮಯದಲ್ಲಿ ಗಣನೆಗೆ ತೆಗೆದುಕೊಳ್ಳದ ಮಿತಿ ವೋಲ್ಟೇಜ್ನ ಅನಪೇಕ್ಷಿತ ಕಡಿತವಾಗಿದೆ. MOSFETನ vthನಲ್ಲಿ ಈ ರೀತಿಯ ವ್ಯತ್ಯಾಸವನ್ನು ತಪ್ಪಿಸುವ ಸಲುವಾಗಿ, ಪ್ರಸ್ತುತ ಲೋಹದ ಗೇಟ್ಗೆ ಪಾಲಿಸಿಲಿಕನ್ಗಿಂತ ಆದ್ಯತೆ ನೀಡಲಾಗುತ್ತದೆ. ಎನ್. ಎಂ. ಓ. ಎಸ್. ನಲ್ಲಿ ಪಾಲಿಸಿಲಿಕಾನ್ ಗೇಟ್ ಡಿಪ್ಲೀಷನ್ ಪರಿಣಾಮದ ಕಡಿತವನ್ನು ಸಹ ನೋಡಿ ಒಳಚರಂಡಿ-ಪ್ರೇರಿತ ತಡೆಗೋಡೆ ಗೇಟ್ ಮೆಟೀರಿಯಲ್ ಅನ್ನು ಕಡಿಮೆ ಮಾಡುತ್ತದೆ ಇಂಟೆಲ್ ಉಲ್ಲೇಖಗಳಿಂದ ಮೈಕ್ರೊಪ್ರೊಸೆಸರ್ನ ತಯಾರಿಕೆ ಟ್ರಾನ್ಸಿಸ್ಟರ್ಗಳು ಅರೆವಾಹಕ ಸಾಧನಗಳು ಅರೆವಾಹಕ ತಂತ್ರಜ್ಞಾನ ಎಂ. ಓ. ಎಸ್. ಎಫ್. ಇ. ಟಿ. ಗಳು